沟槽功率器件及制作方法
摘要文本
本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法,通过在半导体衬底中形成第一沟槽、第二沟槽、第三沟槽,并在所述沟槽的底壁形成第一介质层,在第一沟槽的侧壁形成第二介质层,在第一沟槽的第一介质层上第二介质层之间的填充材料层形成静电隔离结构,进而实现了静电隔离结构设置在半导体衬底中,避免了静电隔离结构高于第二沟槽、第三沟槽的情况,使得半导体衬底表面平整,有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳,特别是光刻出现匀胶不良,曝光异常,台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题,从而实现器件结构,使参数和可靠性满足产品的要求。
申请人信息
- 申请人:杭州士兰集成电路有限公司
- 申请人地址:310018 浙江省杭州市杭州经济技术开发区10号大街(东)308号
- 发明人: 杭州士兰集成电路有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 沟槽功率器件及制作方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201610552850.1 |
| 申请日 | 2016年7月12日 |
| 公告号 | CN106024697B |
| 公开日 | 2024年1月26日 |
| IPC主分类号 | H01L21/761 |
| 权利人 | 杭州士兰集成电路有限公司 |
| 发明人 | 杨彦涛; 陶玉美; 赵学锋; 汤光洪; 罗永华 |
| 地址 | 浙江省杭州市杭州经济技术开发区10号大街(东)308号 |
专利主权项内容
1.一种沟槽功率器件的制作方法,包括:提供半导体衬底;在所述半导体衬底中形成第一沟槽、第二沟槽和第三沟槽;在所述第一沟槽、第二沟槽和第三沟槽的底壁形成第一介质层;在所述半导体衬底表面及所述第一沟槽、第二沟槽和第三沟槽的侧壁上生长栅介电层;在所述第一沟槽、第二沟槽及第三沟槽内形成填充材料层并填充满所述第一沟槽、第二沟槽及第三沟槽,所述填充材料层不掺杂;在填满所述填充材料层后的第一沟槽所在区域上形成第一阻止层;对所述第二沟槽及第三沟槽内的所述填充材料层进行掺杂;去除所述第一阻止层;进行平坦化,使得所述半导体衬底表面裸露出栅介电层和填充材料层,且所述栅介电层和填充材料层的上表面齐平;在所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧形成P阱;在所述半导体衬底中第一沟槽、第二沟槽及第三沟槽两侧所述P阱上形成N型区,在所述第一沟槽内的一部分填充材料层中形成第一掺杂区;在所述第一沟槽内的另一部分填充材料层中形成第二掺杂区,所述第一掺杂区和第二掺杂区间隔分布,且掺杂类型不同;刻蚀所述第一沟槽中的填充材料层形成紧靠所述第一沟槽的侧壁并暴露出所述第一介质层和所述栅介电层的凹槽,剩余第一掺杂区和第二掺杂区共同作为静电隔离结构;在所述半导体衬底上形成第二介质层,所述第二介质层填充所述凹槽;刻蚀所述第二介质层以形成接触孔,所述接触孔分别延伸至第一沟槽的第一掺杂区中、第二沟槽的填充材料层中及第三沟槽一侧的P阱中;以及在所述接触孔底部形成P型区。