← 返回列表
制作电路保护元件的多层结构以及电路保护元件
摘要文本
本发明提供一种制作电路保护元件的多层结构及电路保护元件,多层结构包括依次叠放的上表面层、至少两层导电芯片和下表面层,上表面层和导电芯片间、相邻导电芯片间和导电芯片与下表面层间均通过至少一层粘合层粘合固定,形成层叠结构;所述导电芯片由上电极层和下电极层夹设正温度系数材料层构成,所述粘合层由绝缘材料制成;上表面层和下表面层均由导电区和绝缘区交替设置而成,且上表面层和下表面层上的导电区、绝缘区均上下相对。本发明为由上表面层、至少两层导电芯片和下表面层间通过粘合层粘合叠放固定,其易于制作生产SMD颗粒。
申请人信息
- 申请人:上海神沃电子有限公司
- 申请人地址:201108 上海市闵行区金都路1165弄123号
- 发明人: 上海神沃电子有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 制作电路保护元件的多层结构以及电路保护元件 |
| 专利类型 | 发明授权 |
| 申请号 | CN201710286818.8 |
| 申请日 | 2017年4月27日 |
| 公告号 | CN108806903B |
| 公开日 | 2024年2月13日 |
| IPC主分类号 | H01C7/02 |
| 权利人 | 上海神沃电子有限公司 |
| 发明人 | 赵亮; 臧育锋; 符林祥; 刘美驿 |
| 地址 | 上海市闵行区金都路1165弄123号 |
专利主权项内容
1.一种制作电路保护元件的多层结构,其特征在于,包括依次叠放的上表面层、至少两层导电芯片和下表面层,上表面层和导电芯片间、相邻导电芯片间和导电芯片与下表面层间均通过至少一层粘合层粘合固定,形成层叠结构;所述导电芯片由上电极层和下电极层夹设正温度系数材料层构成,所述上电极层和所述下电极层均为导体薄膜电极,所述粘合层由绝缘材料制成;上表面层和下表面层均由导电区和绝缘区交替设置而成,且上表面层和下表面层上的导电区、绝缘区均上下相对;在所述层叠结构上形成纵横交错且贯穿整个层叠结构的填充槽,且横向填充槽位于导电区内,一条横向的填充槽将一根导电区在纵向上一分为二,且相邻纵向填充槽间的横向填充槽上具有一个直径大于横向填充槽宽度的贯穿孔,除贯穿孔外的填充槽内均被包封材料填满;所述层叠结构被纵横交错的填充槽分割成多个导电块,每个导电块围成所述贯穿孔的表面具有导电层。