一种移位寄存器电路、其驱动方法及相关装置

专利主权项内容

1.一种移位寄存器电路，包括连接于时钟信号端、第一参考信号端和第二参考信号端之间的移位寄存器单元，其特征在于，还包括：关机放电模块；所述关机放电模块的输出端与所述第二参考信号端相连，所述关机放电模块的控制端与关机放电信号控制端相连，所述关机放电模块的输入端与所述移位寄存器单元中的上拉节点和/或所述移位寄存器单元的信号输出端相连；所述关机放电模块，用于在关机放电阶段，在所述关机放电信号控制端的控制下，对相连的所述上拉节点和/或相连的所述移位寄存器单元的信号输出端放电；在关机放电阶段，所述关机放电信号控制端加载信号的时长大于所述第二参考信号端加载信号的时长；所述关机放电模块包括：第一开关晶体管和/或第二开关晶体管；所述第一开关晶体管的栅极与所述关机放电信号控制端相连，源极与所述第二参考信号端相连，漏极与所述上拉节点相连；所述第二开关晶体管的栅极与所述关机放电信号控制端相连，源极与所述第二参考信号端相连，漏极与所述信号输出端相连；所述移位寄存器单元包括帧结束控制模块和复位模块以及下拉控制模块；所述帧结束控制模块，包括：第十六晶体管，所述第十六晶体管的栅极与帧结束控制端连接，源极与所述第二参考信号端相连，漏极与所述上拉节点相连；所述复位模块，包括：第二晶体管，第二晶体管的栅极与复位控制信号端相连，源极与所述上拉节点相连，漏极与所述第二参考信号端相连；所述下拉控制模块包括：第一下拉控制模块和第二下拉控制模块；所述第一下拉控制模块和所述第二下拉控制模块的结构相同，且分别与不同的第一参考信号端相连；在显示阶段，对所述不同的第一参考信号端交替加载第一电位信号，对所述时钟信号端加载时钟信号，对所述关机放电信号控制端和所述第二参考信号端加载第二电位信号；在所述关机放电阶段，对所述第一参考信号端、所述第二参考信号端、所述关机放电信号控制端，以及所述时钟信号端同时加载所述第一电位信号；其中，在所述关机放电阶段的起始时刻，同时开始加载所述第一电位信号到所述第一参考信号端、所述第二参考信号端、所述关机放电信号控制端，以及所述时钟信号端；所述关机放电信号控制端和所述第一参考信号端同时结束加载所述第一电位信号；所述时钟信号端与所述第二参考信号端同时结束加载所述第一电位信号。