一种时钟分频电路及其分频方法

专利主权项内容

1.一种时钟分频电路，其特征在于，所述时钟分频电路包括计数器、第一锁存器、第二锁存器、反相器、同步器和与门，其中，计数器的输出端连接第一锁存器的输入端，第一锁存器的输出端连接与门的输入端，计数器的输出端连接同步器的输入端，同步器输出端连接第二锁存器的输入端，第二锁存器的输出端连接与门的输入端，反相器的输出端连接第二锁存器的输入端，外部输入信号作为时钟源时钟输入计数器、第一锁存器和反相器；所述计数器将所述时钟源时钟进行三分频处理后输出第一时钟；所述时钟源时钟作为所述第一锁存器的数据信号输入，所述第一时钟作为所述第一锁存器的使能信号输入，所述第一锁存器将所述时钟源时钟和所述第一时钟锁存后输出第二时钟，所述第一锁存器高电平有效；所述反相器将所述时钟源时钟翻转后输出第三时钟；所述第一时钟作为所述同步器的数据信号输入，所述第三时钟作为所述同步器的时钟脉冲输入，所述同步器将所述第一时钟和所述第三时钟同步后输出第四时钟，所述同步器由时钟上升沿锁存输出，实现时钟同步功能；所述第三时钟作为所述第二锁存器的数据信号输入，所述第四时钟作为所述第二锁存器的使能信号输入，所述第二锁存器将所述第三时钟和所述第四时钟锁存后输出第五时钟，所述第二锁存器高电平有效；与门将所述第二时钟和所述第五时钟相与后输出三分之二时钟。