← 返回列表
神经网络处理器板卡及相关产品
摘要文本
本披露提供一种神经网络处理器板卡及相关产品,所述神经网络处理器板卡包括:神经网络芯片封装结构、第一电气及非电气连接装置和第一基板;所述神经网络芯片封装结构包括:神经网络芯片、第二电气及非电气连接装置和第二基板,所述第二基板承载所述神经网络芯片,所述第二基板通过所述第二电气及非电气连接装置与所述神经网络芯片连接。本披露提供的技术方案具有计算量小,功耗低的优点。
申请人信息
- 申请人:中科寒武纪科技股份有限公司
- 申请人地址:100190 北京市海淀区科学院南路6号科研综合楼644室
- 发明人: 中科寒武纪科技股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 神经网络处理器板卡及相关产品 |
| 专利类型 | 发明授权 |
| 申请号 | CN201911335145.6 |
| 申请日 | 2017年12月14日 |
| 公告号 | CN111105033B |
| 公开日 | 2024年1月12日 |
| IPC主分类号 | G06N3/082 |
| 权利人 | 中科寒武纪科技股份有限公司 |
| 发明人 | 请求不公布姓名 |
| 地址 | 北京市海淀区科学院南路6号科研综合楼644室 |
专利主权项内容
1.一种神经网络处理器板卡,其特征在于,所述神经网络处理器板卡包括:神经网络芯片封装结构、第一电气及非电气连接装置和第一基板;所述神经网络芯片封装结构包括:神经网络芯片、第二电气及非电气连接装置和第二基板,所述第二基板承载所述神经网络芯片,所述第二基板通过所述第二电气及非电气连接装置与所述神经网络芯片连接;所述神经网络芯片包括:主处理电路、k个分支电路以及k组基础处理电路,所述主处理电路与所述k个分支电路分别连接,k个分支电路中每个分支电路与对应k组基础处理电路中的一组基础处理电路均物理连接,所述一组基础处理电路包括至少一个基础处理电路;所述分支电路包括:数据类型运算电路,用于执行浮点类型数据与定点类型数据之间的转换;所述主处理电路,用于执行神经网络运算中的各个连续的运算以及和与其相连的所述k个分支电路传输数据;所述k个分支电路,用于在主处理电路与k组基础处理电路之间转发所述传输数据,依据所述传输数据的运算控制是否启动所述数据类型运算电路对所述传输数据的类型执行转换;所述k个基础处理电路,用于依据所述传输数据或转换后的传输数据以并行方式执行神经网络中的运算,并将运算结果通过与所述主处理电路连接的分支电路传输给所述主处理电路。 () (来 自 马 克 数 据 网)