← 返回列表

存取闪存模块的方法及相关的闪存控制器与记忆装置

申请号: CN202011105336.6
申请人: 慧荣科技股份有限公司
申请日期: 2017年4月26日

摘要文本

本发明公开了一种存取闪存模块的方法及相关的闪存控制器与记忆装置。所述闪存模块是包含了多个闪存芯片的立体闪存模块,每一个闪存芯片包含了多个区块,每一个区块包含了多个数据页;以及所述方法包含有:规划所述多个闪存芯片以使得所述多个闪存芯片具有至少一个超级区块;以及指派一缓冲存储器空间以用来储存在一数据写入至所述至少一个超级区块的过程中所编码产生的多组暂时性的校验码。据此可以对数据写入错误、字符线断路以及字符线短路的数据读取错误进行更正,也可以大幅降低缓冲存储器的容量需求,且不需要浪费太多个空间储存校验码,降低的成本以及使用效率。

专利详细信息

项目 内容
专利名称 存取闪存模块的方法及相关的闪存控制器与记忆装置
专利类型 发明授权
申请号 CN202011105336.6
申请日 2017年4月26日
公告号 CN112463433B
公开日 2024年3月29日
IPC主分类号 G06F11/10
权利人 慧荣科技股份有限公司
发明人 杨宗杰; 许鸿荣
地址 中国台湾新竹县竹北市台元街36号8楼之1

专利主权项内容

1.一种存取闪存模块的方法,其特征在于,所述闪存模块是立体闪存模块,所述闪存模块包含了多个闪存芯片,每一个闪存芯片包含了多个区块,所述多个区块包含了多个多级单元区块,每一个区块包含了多个数据页;每一个区块包含了分别位于多个不同平面的多条字符线以及位线来控制的多个浮闸晶体管,且每一条字符线的浮闸晶体管构成了所述多个数据页中的至少一个数据页;以及所述方法包含:提供一缓冲存储器;使用第一编译码器来对数据进行编码以产生至少一组错误更正码以及使用第二编译码器对所述数据与所述至少一组错误更正码进行编码以产生至少一组校验码,所述至少一组校验码暂存于所述缓冲存储器,使用所述第二编译码器对所述至少一组校验码进行编码以产生至少一组最终校验码,其中所述数据是准备被写入到所述多个闪存芯片的超级区块中,其中所述超级区块包含了所述多个闪存芯片中每一个闪存芯片的一个多级单元区块;以及将所述数据及所述至少一组最终校验码写入至所述超级区块;其中所述立体闪存模块的每一个闪存芯片具有多个立体堆栈平面;设置于一个相同的立体堆栈平面上的所有字符线被归类于一个相同的字符线组;所有的字符线组被分类为奇数组的多个字符线组以及偶数组的多个字符线组;所述至少一组校验码被产生并相应于设置在与一个相同次序有关的多个特定字符线的资料,所述多个特定字符线被分别包含于不同的非相邻的多个字符线组内,且所述不同的非相邻的多个字符线组是所述奇数组的多个字符线组或是所述偶数组的多个字符线组。