一种时钟分配电路

专利主权项内容

1.一种时钟分配电路，其特征在于，包括，恒温晶振，用于根据控制信号产生基础时钟频率，经过串接的第一电容、第一电阻、第二电阻输出至第一放大器，以及，经过第一电容、第一电阻、第三电阻输出至第四滤波放大电路；所述第一放大器将信号通过第二滤波电路输出至功分器，所述功分器将信号分为四路后输出，其中第四路输出信号通过第三滤波电路输出；所述第一放大器的输出端还通过第一滤波电路与电源连接；所述第四滤波放大电路通过第六滤波电路将信号输出；所述第四滤波放大电路的输出端还通过第五滤波电路与电源连接；所述第一滤波电路包括依次连接的第一电感、第九电感、第五电阻以及第二电感；所述第一电感的自由端与电源连接，同时第一电感的自由端还通过第二电容接地；第一电感与第九电感连接的一端通过第三电容接地；所述第二滤波电路包括依次连接的第五电容、第三电感、第四电感以及第六电容；所述第五电容的自由端与所述第一放大器的输出端连接；所述第五电容与第三电感连接的一端还通过第七电容接地；第三电感与第四电感连接的一端还通过第八电容接地；第四电感与第六电容连接的一端还通过第九电容接地；所述第三滤波电路包括第十电容，以及与第十电容串接的第一π形电路；所述第一π形电路由构成π形的第六电阻、第七电阻及第八电阻组成；所述第四滤波放大电路包括依次串接的第十一电容、第二π形电路、第十二电容以及第二放大器；所述第二π形电路由构成π形的第九电阻、第十电阻及第十一电阻组成；所述第五滤波电路包括依次连接的第五电感、第十电感、第十三电阻以及第六电感；所述第五电感的自由端与电源连接，同时第五电感的自由端还通过第十三电容接地；第五电感与第十电感连接的一端通过第十四电容接地；第六滤波电路包括依次连接的第十五电容、第七电感、第八电感及第三π形电路；所述第七电感与第十五电容连接的一端通过第十六电容接地；所述第七电感与第八电感连接的一端通过第十七电容连接；所述第八电感与第三π形电路连接的一端通过第十八电容接地；同时，所述第七电感的两端通过第十九电容连接；第八电感的两端通过第二十电容连接；所述第三π形电路由构成π形的第十四电阻、第十五阻及第十六电阻组成。