一种基于FPGA架构的卫星导航抗干扰电路
摘要文本
本发明公开了一种基于FPGA架构的卫星导航抗干扰电路。包括四路AD前端匹配电路、AD转换器及外围配置电路、FPGA、FLASH、RS232电平转换电路、DA转换器和时钟电路。本设计与卫星导航抗干扰天线的其他射频模块组合一起对抗来自三个方向的压制性干扰。具有体积小，功耗低、通用性强等特点，可以适应多种型号的四阵元抗干扰天线的需求。信号处理部分采取单FPGA、单AD的方案，不仅节约了资源，降低了成本，而且减少了电路板布板的压力，为卫星导航抗干扰天线的结构设计留出了较大的空间。处理器选择市面上主流的FPGA芯片，满足了小型化抗干扰天线的需求，又降低了开发难度。本设计各项指标测试结果均符合要求。。关注公众号马 克 数 据 网
申请人信息
- 申请人:天津七六四通信导航技术有限公司
- 申请人地址:300210 天津市河西区大沽南路882号
- 发明人: 天津七六四通信导航技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种基于FPGA架构的卫星导航抗干扰电路 |
| 专利类型 | 发明授权 |
| 申请号 | CN201710482118.6 |
| 申请日 | 2017年6月22日 |
| 公告号 | CN107167819B |
| 公开日 | 2024年3月19日 |
| IPC主分类号 | G01S19/21 |
| 权利人 | 天津七六四通信导航技术有限公司 |
| 发明人 | 齐彩利; 刘晴晴; 田少华; 刘魏成; 李国勇; 李豪; 张文彪 |
| 地址 | 天津市西青区天津经济技术开发区微电子工业区微四路15号 |
专利主权项内容
1.一种基于FPGA架构的卫星导航抗干扰电路，其特征在于：包括四路AD前端匹配电路、AD转换器及外围配置电路、FPGA、FLASH存储器、RS232电平转换电路、DA转换器和时钟电路，其中四路AD前端匹配电路与AD转换器及外围配置电路连接，AD转换器及外围配置电路与FPGA 连接，FPGA 分别与FLASH存储器、RS232电平转换电路、DA转换器连接，时钟电路分别与AD转换器及外围配置电路、FPGA连接；AD前端匹配电路具体连接为：射频接口TP1同时与电阻R31和电容C47的一端连接，电阻R31另一端接地；电容C47另一端与变压器N1的5脚连接，变压器N1的4脚接地；变压器N1的2脚同时与电容C53和电阻R40的一端连接，电容C53另一端接地；电阻R40另一端接电容C54的一端，同时与AD转换器及外围配置电路的网络AD1_VCM连接，电容C54另一端接地；变压器N1的1脚与电阻R28的一端连接，电阻R28另一端与电容C50和电容C52的一端连接，同时与AD转换器及外围配置电路的网络AD1_VINA_P连接，电容C50另一端接地；变压器N1的第3引脚与电阻R30连接；电阻R30另一端与电容C51的一端和电容C52的另一端连接，同时与AD转换器及外围配置电路的网络AD1_VINA_N连接，电容C51另一端接地；AD前端匹配电路模拟信号由外部输入，经过变压器将单端中频信号转变为差分信号；差分信号经过匹配网络接到AD转换器上，AD转换器将信号模数转换后输出串行差分数据送给FPGA处；时钟电路外部输入TTL电平的62MHz时钟信号，经过时钟缓冲器分成两路差分时钟信号，一路差分信号与AD转换器连接，为其提供采样时钟；另一路差分信号与FPGA连接，为其提供工作时钟。