← 返回列表
一种存储阵列块及半导体存储器
摘要文本
本发明提出一种存储阵列块，包括：阵列分布的多个存储阵列部，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载；多个行向负载，分别与多个存储阵列部连接；多条列信号线，与沿直线纵向分布的多个所述阵列负载连接；行信号线，分别与所述多个行向负载连接；第一信号线驱动单元，分别与所述多条列信号线和行信号线连接；第二信号线驱动单元，分别与所述行信号线和/或所述多条列信号线的连接。本发明通过两端同时驱动，可以减小单个驱动单元的尺寸。另外，还可以加快长/重负载信号线的响应，用以抵消长线的时间延迟影响，从而实现长/重负载信号的快速控制和时序优化。 搜索马 克 数 据 网
申请人信息
- 申请人:长鑫存储技术有限公司
- 申请人地址:230000 安徽省合肥市经济技术开发区翠微路6号海恒大厦630室
- 发明人: 长鑫存储技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种存储阵列块及半导体存储器 |
| 专利类型 | 发明授权 |
| 申请号 | CN201711033349.5 |
| 申请日 | 2017年10月30日 |
| 公告号 | CN107622779B |
| 公开日 | 2024年3月26日 |
| IPC主分类号 | G11C7/18 |
| 权利人 | 长鑫存储技术有限公司 |
| 发明人 | 请求不公布姓名; 请求不公布姓名 |
| 地址 | 安徽省合肥市经济开发区空港工业园兴业大道388号 |
专利主权项内容
1.一种存储阵列块(200)，其特征在于，包括：阵列分布的多个存储阵列部(210)，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载(220)；多个行向负载(230)，分别与多个存储阵列部连接；多条列信号线(240)，与沿直线纵向分布的多个所述阵列负载连接；行信号线(250)，分别与所述多个行向负载连接；第一信号线驱动单元(260)，分别与所述多条列信号线和所述行信号线连接，用于对所述列信号线连接的阵列负载和所述行信号线连接的行向负载进行驱动；及，第二信号线驱动单元(270)，与由所述行信号线和所述多条列信号线所构成群组的其中一个或两者连接，用于对由所述列信号线连接的负载和所述行信号线连接的行向负载所构成群组的其中一个或两者进行驱动；其中，所述第一信号线驱动单元设置在所述行信号线和所述多条列信号线的一侧，所述第二信号线驱动单元设置在所述行信号线和/或所述多条列信号线中的间隔区域。