← 返回列表

晶体管结构、存储单元阵列及其制备方法

申请号: CN201711206798.5
申请人: 长鑫存储技术有限公司
申请日期: 2017年11月27日

摘要文本

本发明提供一种晶体管结构、存储单元阵列及制备方法,晶体管制备包括:提供具有有源区的半导体衬底,于有源区内形成沟槽结构;于沟槽结构底部及侧壁形成介质层;于介质层底部及局部侧壁形成字线表面层,及包括结合于字线表面层表面的填充部及填充部顶上的凸起部的字线实体层,字线表面层顶端低于半导体衬底上表面,凸起部顶端高于字线表面层顶端且低于半导体衬底上表面,凸起部的外侧壁与介质层之间形成侧沟;填孔绝缘层,覆盖字线实体层的顶端及侧沟的顶端,将侧沟封闭形成空气腔。通过上述方案,本发明通过沉积及湿法刻蚀工艺制备晶体管结构,形成具有绝缘侧沟的晶体管,改变了电容的中间介质层,从而降低了寄生电容,还可以减小晶体管的电阻。

专利详细信息

项目 内容
专利名称 晶体管结构、存储单元阵列及其制备方法
专利类型 发明授权
申请号 CN201711206798.5
申请日 2017年11月27日
公告号 CN108063140B
公开日 2024年3月29日
IPC主分类号 H10B12/00
权利人 长鑫存储技术有限公司
发明人 请求不公布姓名; 请求不公布姓名
地址 安徽省合肥市经济技术开发区翠微路6号海恒大厦630室

专利主权项内容

1.一种晶体管结构的制备方法,其特征在于,包括如下步骤:1)提供一具有有源区的半导体衬底,并于所述有源区内形成沟槽结构,且所述有源区中形成有沟道区、浅结区及掺杂漏区,所述沟槽结构的底部位于所述沟道区中,所述掺杂漏区位于两个沟槽结构之间的所述沟道区的上表面,所述浅结区位于所述沟槽结构远离所述掺杂漏区一侧的所述沟道区的上表面且上表面与所述半导体衬底的上表面齐平;2)于所述沟槽结构的底部及侧壁形成介质层;3)于所述介质层的底部及局部侧壁形成字线表面层,并于所述字线表面层表面形成字线实体层,所述字线实体层包括结合于所述字线表面层表面的填充部及位于所述填充部顶上的凸起部,其中,所述字线表面层的顶端低于所述半导体衬底的上表面,所述凸起部的顶端高于所述字线表面层的顶端且低于所述半导体衬底的上表面,且所述凸起部的外侧壁与所述介质层之间形成侧沟;以及4)于所述沟槽结构内形成填孔绝缘层,所述填孔绝缘层的底部覆盖所述字线实体层的顶端以及所述侧沟的顶端,以将所述侧沟封闭形成空气腔,所述掺杂漏区的上表面与所述空气腔的上表面齐平。。详见官网: