← 返回列表

电容器阵列结构、半导体存储器及制备方法

申请号: CN201711373294.2
申请人: 长鑫存储技术有限公司
申请日期: 2017年12月19日

摘要文本

本发明提供一种电容器阵列结构、半导体存储器及制备方法,包括:提供半导体衬底,于半导体衬底上形成牺牲层及支撑层;形成具有窗口的图形化掩膜层,并于牺牲层及支撑层内形成电容孔;于电容孔的底部及侧壁形成下电极层,去除牺牲层;于下电极层的内表面以及外表面形成电容介质层,于电容介质层的表面形成上电极内衬层;于上电极内衬层表面形成上电极填孔体,于上电极填孔体表面形成上电极覆盖层。通过上述方案,本发明改变了金属接触层与导线层的制备顺序,解决了填充材料层时出现提早封口的问题,改进了上电极填孔体的填充,改善了电连接性能,形成缓冲腔,释放结构材料层内的应变,避免工艺制程中因热膨胀挤压等而使电容器变形的问题。

专利详细信息

项目 内容
专利名称 电容器阵列结构、半导体存储器及制备方法
专利类型 发明授权
申请号 CN201711373294.2
申请日 2017年12月19日
公告号 CN107968044B
公开日 2024年2月9日
IPC主分类号 H01L21/02
权利人 长鑫存储技术有限公司
发明人 请求不公布姓名; 请求不公布姓名
地址 安徽省合肥市经济技术开发区空港工业园兴业大道388号

专利主权项内容

1.一种电容器阵列结构的制备方法,其特征在于,包括如下步骤:1)提供一半导体衬底,所述半导体衬底包含若干个电容接触节点,于所述半导体衬底上形成交替叠置的牺牲层及支撑层;2)于步骤1)得到的结构上形成具有阵列排布的窗口的图形化掩膜层,并基于所述图形化掩膜层刻蚀所述牺牲层及所述支撑层,以形成与所述窗口对应的电容孔,所述电容孔显露所述电容接触节点;3)于所述电容孔的底部及侧壁形成具有U型腔的下电极层,并去除所述牺牲层,以显露所述下电极层的外表面;4)于所述下电极层的内表面以及显露的外表面形成电容介质层,并于所述电容介质层的表面形成上电极内衬层;5)于所述上电极内衬层的表面形成具有缓冲腔的上电极填孔体,所述上电极填孔体填充于所述下电极层之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层;其中,所述缓冲腔用于释放应变,所述缓冲腔位于所述下电极层之间所述上电极填孔体内,以及还位于所述下电极层的U型腔所限定的所述上电极填孔体内,且位于所述下电极层的U型腔所限定的所述上电极填孔体内的所述缓冲腔的横向尺寸不大于填充于所述U型腔内对应位置的所述上电极填孔体的横向尺寸的80%;以及6)于所述上电极填孔体表面形成上电极覆盖层。