多芯片堆叠封装方法及封装体
摘要文本
本发明提供多芯片堆叠封装方法及封装体，封装方法包括将第一芯片黏贴在芯片基岛的上表面；进行第一次塑封；暴露出金属垫上表面及第一芯片焊垫；形成第一金属柱，形成第一重布线层；进行第二次塑封；暴露出金属垫下表面及芯片基岛下表面；将第二芯片黏贴在芯片基岛下表面；进行第三次塑封；暴露出金属垫下表面及第二芯片焊垫；形成第二金属柱，第二金属柱穿过第三塑封体与金属垫连接，形成第二芯片管脚，第一芯片焊垫通过第一金属柱、金属垫与第二金属柱连接，第二金属柱暴露端作为第一芯片管脚。优点在于，采用金属柱和内部重布线层方式进行双芯片堆叠封装，结构简单，封装工艺流程简单，封装厚度薄，导电性能、散热性、可靠性好，占用封装面积小。
申请人信息
- 申请人:合肥矽迈微电子科技有限公司
- 申请人地址:230001 安徽省合肥市高新区创新大道2800号H2楼201室
- 发明人: 合肥矽迈微电子科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 多芯片堆叠封装方法及封装体 |
| 专利类型 | 发明授权 |
| 申请号 | CN201711435263.5 |
| 申请日 | 2017年12月26日 |
| 公告号 | CN108109985B |
| 公开日 | 2024年2月13日 |
| IPC主分类号 | H01L23/495 |
| 权利人 | 合肥矽迈微电子科技有限公司 |
| 发明人 | 张光耀; 贺帅; 魏厚韬 |
| 地址 | 安徽省合肥市高新区习友路3699号 |
专利主权项内容
1.一种多芯片堆叠封装方法，其特征在于，包括如下步骤：提供一图形化的框架，所述框架具有至少一个金属垫及一芯片基岛；将一第一芯片黏贴在所述芯片基岛的上表面，所述第一芯片未设置焊垫的表面与所述芯片基岛连接，所述金属垫的数量与所述第一芯片的焊垫的数量相同；进行第一次塑封，形成第一塑封体，所述第一塑封体覆盖所述第一芯片及所述金属垫的上表面；去除与所述金属垫及所述第一芯片的焊垫对应的第一塑封体，暴露出所述金属垫的上表面及第一芯片的焊垫；在第一塑封体表面沉积图形化的金属层，其中，在与所述金属垫对应位置处形成一第一金属柱，在与所述第一芯片的焊垫对应位置处形成第一重布线层，所述第一芯片的每个焊垫通过所述第一重布线层与一个第一金属柱连接；进行第二次塑封，形成第二塑封体，所述第二塑封体覆盖所述第一重布线层；暴露出所述金属垫的下表面及所述芯片基岛的下表面；将一第二芯片黏贴在所述芯片基岛的下表面，所述第二芯片未设置焊垫的表面与所述芯片基岛连接；进行第三次塑封，形成第三塑封体，所述第三塑封体覆盖所述第二芯片及所述金属垫的下表面；去除与所述金属垫及所述第二芯片的焊垫对应的第三塑封体，暴露出所述金属垫的下表面及第二芯片的焊垫；在第三塑封体表面沉积图形化的金属层，在与所述金属垫对应位置处所述金属层形成一第二金属柱，所述第二金属柱穿过所述第三塑封体与所述金属垫连接，在与所述第二芯片的焊垫对应位置处所述金属层形成第二芯片的管脚，所述第一芯片的焊垫通过第一金属柱、金属垫与所述第二金属柱连接，所述第二金属柱的暴露端作为第一芯片的管脚。 该数据由<马克数据网>整理