地址扩展电路和具有该电路的I2C通信接口芯片

专利主权项内容

1.一种地址扩展电路，应用于具有I2C通信接口的芯片，所述芯片包括至少一个地址端、电源端、接地端、数据线接口端和时钟线接口端，所述数据线接口端与I2C总线中的串行数据线相连，所述时钟线接口端与所述I2C总线中的串行时钟线相连，其特征在于，所述地址扩展电路包括至少一个触发器组和地址编码器，所述触发器组包括第一触发模块、第二触发模块、第三触发模块和第四触发模块；所述第一触发模块用于根据第一信号和第二信号产生触发信号，所述第一信号为与对应的所述地址端相连的延时电路输出的延时后的地址信号，所述第二信号为所述时钟线接口端输出的时钟信号；所述第二触发模块用于根据所述第一信号、所述第二信号和所述触发信号，产生第一地址信号；所述第三触发模块用于根据所述第一信号、所述第二信号和所述触发信号，产生第二地址信号；所述第四触发模块用于根据所述第一信号、所述第二信号和所述触发信号，产生第三地址信号；所述地址编码器用于根据所述第一地址信号、所述第二地址信号和所述第三地址信号生成地址编码，且当所述地址端分别与所述电源端、所述接地端、所述数据线接口端和所述时钟线接口端相连时，所述地址编码器生成的地址编码各不相同；所述第一触发模块包括第一触发器；所述第二触发模块包括第二触发器、第一与门、第二与门和第三与门；所述第一触发器为上升沿触发的异步复位触发器，所述第二触发器为下降沿触发的异步置位触发器；所述第一触发器的输入端通过所述延时电路与所述地址端相连，所述第一触发器和所述第二触发器的时钟信号端都与所述时钟线接口端相连；所述第一与门的第一输入端与所述第一触发器的输出端相连，所述第一与门的第二输入端与所述第一触发器的输入端相连；所述第二与门的第一输入端与所述第二触发器的输出端相连，所述第二与门的第二输入端与所述第一与门的输出端相连，所述第二与门的输出端与所述第二触发器的输入端相连；所述第三与门的第一输入端与所述第二触发器的输出端相连，所述第三与门的第二输入端与所述第一与门的输出端相连，所述第三与门的输出端与所述地址编码器相连。