← 返回列表

一种多芯片模组以及数据处理方法

申请号: CN202311820087.2
申请人: 中诚华隆计算机技术有限公司
申请日期: 2023/12/27

摘要文本

专利查询网 本发明涉及一种多芯片模组以及数据处理方法,涉及芯片技术领域。在本发明中,多芯片模组包括:封装基板和多个芯片,多个芯片设置在封装基板上;多个芯片中每个芯片包括多个芯片到芯片D2D接口;芯片通过一个D2D接口与多个芯片中的一个芯片连接;每个芯片的控制逻辑用于响应于输入的执行数据处理任务的请求,确定目标芯片,目标芯片为执行数据处理任务的芯片;控制逻辑还用于响应于数据同步请求,通过D2D接口向目标芯片发送同步数据。本发明提供的多芯片模组中每个芯片分别通过D2D接口与其他芯片通信,在多芯片模组包括的芯片数量较多的情况下,能够提升多芯片模组内部的多个芯片之间的通信性能,从而提升计算设备的数据处理效率。

专利详细信息

项目 内容
专利名称 一种多芯片模组以及数据处理方法
专利类型 发明授权
申请号 CN202311820087.2
申请日 2023/12/27
公告号 CN117472844B
公开日 2024/3/19
IPC主分类号 G06F15/173
权利人 中诚华隆计算机技术有限公司
发明人 王嘉诚; 张少仲
地址 北京市朝阳区来广营乡紫月路18号院3号楼8层

专利主权项内容

1.一种多芯片模组,其特征在于,所述多芯片模组包括:封装基板和多个芯片,所述多个芯片设置在所述封装基板上;所述多个芯片中每个芯片包括多个芯片到芯片D2D接口;所述芯片通过一个所述D2D接口与所述多个芯片中的一个芯片连接;每个所述芯片中设置有控制逻辑,所述控制逻辑用于响应于输入的执行数据处理任务的请求,确定目标芯片,所述目标芯片为执行所述数据处理任务的芯片;所述控制逻辑还用于响应于数据同步请求,通过所述D2D接口向所述目标芯片发送同步数据;在所述同步数据的数据量大于预设阈值的情况下,所述控制逻辑具体用于响应于数据同步请求,确定每个所述目标芯片对应的多条数据传输链路,基于所述多条数据传输链路通过所述D2D接口向每个所述目标芯片发送同步数据,所述多条数据传输链路分别用于通过所述D2D接口向每个所述目标芯片发送所述同步数据的不同部分。