← 返回列表
一种乘法处理器、运算处理方法、芯片及电子设备
摘要文本
本公开提供一种乘法处理器、运算处理方法、芯片及电子设备。该乘法处理器包括预处理模块以及运算模块，运算模块包括若干乘法单元以及累加单元，预处理模块，用于获取至少一组乘法运算数据；针对每组乘法运算数据分别执行：识别该组乘法运算数据的数据类型，根据数据类型对获取的乘法运算数据进行拆分重组得到若干运算组合；其中，每个运算组合中包括一对位宽满足任一乘法单元输入要求的数据；将若干运算组合分别输入到对应的若干乘法单元中；所述乘法单元，用于对输入的数据执行乘法运算；所述累加单元，用于分别对每组乘法运算数据对应的若干乘法单元的输出结果进行累加运算，得到每组乘法运算数据的运算结果。 （来 自 专利查询网）
申请人信息
- 申请人:北京象帝先计算技术有限公司
- 申请人地址:100029 北京市朝阳区安定路5号院1号楼9层(09)901号901室
- 发明人: 北京象帝先计算技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种乘法处理器、运算处理方法、芯片及电子设备 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311824599.6 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117472325A |
| 公开日 | 2024/1/30 |
| IPC主分类号 | G06F7/487 |
| 权利人 | 北京象帝先计算技术有限公司 |
| 发明人 | 李雨励; 王成卉; 丁贡献 |
| 地址 | 北京市朝阳区安定路5号院1号楼9层(09)901号901室 |
专利主权项内容
1.一种乘法处理器，包括预处理模块以及运算模块，所述运算模块包括若干乘法单元以及累加单元，其中，所述若干乘法单元输入要求的位宽均不大于芯片支持的最小精度浮点数尾数的位宽；所述预处理模块，用于获取至少一组乘法运算数据；其中乘法运算数据为多种精度浮点数、整数的乘法器和乘加器的待执行乘法运算的数据；针对每组乘法运算数据分别执行：识别该组乘法运算数据的数据类型，根据数据类型对获取的乘法运算数据进行拆分重组得到若干运算组合；其中，每个运算组合中包括一对位宽满足任一乘法单元输入要求的数据；将若干运算组合分别输入到对应的若干乘法单元中；所述乘法单元，用于对输入的数据执行乘法运算；所述累加单元，用于分别对每组乘法运算数据对应的若干乘法单元的输出结果进行累加运算，得到每组乘法运算数据的运算结果。 关注公众号马克数据网