一种除法器及其运用方法、除法运算系统

专利主权项内容

1.一种除法器，其特征在于，所述除法器用于执行被除数为位的二进制数且除数为的二进制数的除法运算；其中，，和均为≥2的自然数，为奇数；xx=AnAnm所述除法器包括：加法运算模块和m个移位运算模块；所述加法运算模块用于当m≥3时，对m个所述移位运算模块的运算结果做加法运算，输出最终的除法运算结果；当m=1时，直接输出最终的除法运算结果；所述移位运算模块用于对所述被除数做移位运算，输出移位运算结果至所述加法运算模块；所述移位运算模块包括：-1个并行的阶移位运算单元，=1, 2, …, -1；AaaA所述阶移位运算单元包括：个串联的移位运算子单元；aa所述移位运算子单元用于对输入的数据执行右移位的移位运算，并输出移位运算结果；n所述移位运算子单元包括：第一商全加器、个第二商全加器、第三商全加器和加法器；以及第一余数全加器、/>个第二余数全加器和运算器；FAddquotitent1FAddquotitent2FAddquotitent3AddquotitentFAddremainder1FAddremainder2AU
个所述第二商全加器串联；所述第一商全加器、串联后的/>个所述第二商全加器、所述第三商全加器和所述加法器依次串联；FAddquotitent2FAddquotitent1FAddquotitent2FAddquotitent3Addquotitent
个所述第二余数全加器串联；所述第一余数全加器、串联后的/>个所述第二余数全加器和所述运算器依次串联；FAddremainder2FAddremainder1FAddremainder2AU所述第一余数全加器的其中一个输出端连接第1个所述第二商全加器的其中一个输入端；第个所述第二余数全加器的其中一个输出端连接第个所述第二商全加器的其中一个输入端，=1, 2, …，=2, 3, …/>；所述运算器的其中一个输出端连接所述第三商全加器的其中一个输入端；FAddremainder1FAddquotitent2iFAddremainder2jFAddquotitent2ijAUFAddquotitent3所述第一商全加器用于对输入的多个商累加项做累加运算，输出商累加结果和商进位数至第1个所述第二商全加器；FAddquotitent1FAddquotitent2所述第一余数全加器用于对输入的多个余数累加项做累加运算，输出余数累加结果和余数进位数的余数修正项至第1个所述第二余数全加器，输出余数进位数的商修正项至第1个所述第二商全加器；FAddremainder1FAddremainder2FAddquotiten2所述第二余数全加器用于对输入的余数累加结果、余数修正项和余数累加项做累加运算，输出余数累加结果和余数进位数的余数修正项至下一个所述第二余数全加器，输出余数进位数的商修正项至第个所述第二商全加器，第个所述第二余数全加器输出余数累加结果和余数进位数的余数修正项至所述运算器；FAddremainder2FAddremainder2jFAddquotitent2FAddremainder2AU所述第二商全加器用于对输入的商累加结果、商进位数、商修正项和商累加项做累加运算，输出商累加结果和商进位数至下一个所述第二商全加器，第个所述第二商全加器输出商累加结果和商进位数至所述第三商全加器；FAddquotitent2FAddquotitent2FAddquotitent2FAddquotitent3所述运算器用于对输入的余数累加结果和余数修正项做模2-1运算，将模2-1运算结果的商修正项发送给所述第三商全加器，输出余数；AUnnFAddquotitent3所述第三商全加器用于对输入的商累加结果、商进位数和商累加项做累加运输，输出商累加结果和商进位数至所述加法器；FAddquotitent3Addquotitent所述加法器用于对输入的商累加结果和商进位数做加法运算；所述加法器输出的加法运算结果和所述运算器得到的余数为所述移位运算子单元的最终运算结果；AddquotitentAddquotitentAU所述移位运算子单元包括：第一商全加器、个第二商全加器、第三商全加器和第四商全加器；以及第一余数全加器、/>个第二余数全加器、第三余数全加器、第一运算器和第二运算器；FAddquotitent1FAddquotitent2FAddquotitent3FAddquotitent4FAddremainder1FAddremainder2FAddremainder3AU1AU2
个所述第二商全加器串联；所述第一商全加器、串联后的/>个所述第二商全加器、所述第三商全加器和所述第四商全加器依次串联；FAddquotitent2FAddquotitent1FAddquotitent2FAddquotitent3FAddquotitent4
个所述第二余数全加器串联；所述第一余数全加器、串联后的/>个所述第二余数全加器、所述第三余数全加器和所述第二运算器依次串联；FAddremainder2FAddremainder1FAddremainder2FAddremainder3AU2所述第一余数全加器的其中一个输出端连接第1个所述第二商全加器的其中一个输入端；第个所述第二余数全加器的其中一个输出端连接第个所述第二商全加器的其中一个输入端，=1, 2, …<=2, 3, …/>；所述第三余数全加器的其中一个输出端连接所述第三商全加器的其中一个输入端；所述第二运算器的其中一个输出端连接所述第四商全加器的其中一个输入端；所述第一运算器的其中一个输出端连接所述第三余数全加器的其中一个输入端，所述第一运算器的另一个输出端连接所述第三商全加器的另一个输入端；FAddremainder1FAddquotitent2iFAddremainder2jFAddquotitent2<<FAddremainder3FAddquotitent3AU2FAddquotitent4AU1FAddremainder3AU1FAddquotitent3所述第一商全加器用于对输入的多个商累加项做累加运算，输出商累加结果和商进位数至第1个所述第二商全加器<FAddquotitent1FAddquotitent2所述第一余数全加器用于对输入的多个余数累加项做累加运输，输出余数累加结果和余数进位数的余数修正项至第1个所述第二余数全加器，输出余数进位数的商修正项至第1个所述第二商全加器<FAddremainder1FAddremainder2FAddquotiten2所述第二商全加器用于对输入的余数累加结果、余数修正项和余数累加项做累加运算，输出余数累加结果和余数进位数的余数修正项至下一个所述第二余数全加器，输出余数进位数的商修正项至第个所述第二商全加器，第个所述第二余数全加器输出余数累加结果和余数进位数的余数修正项至所述第三余数全加器<FAddquotiten2FAddremainder2<FAddquotitent2FAddremainder2FAddremainder3所述第二商全加器用于对输入的上累加结果、商进位数、商修正项和商累加项做累加运算，输出商累加结果和商进位数至下一个所述第二商全加器，第个所述第二商全加器输出商累加结果和商进位数至所述第三商全加器<FAddquotiten2FAddquotitent2FAddquotitent2FAddquotitent3所述第一运算器用于对输入的2个余数累加项做模2-1运算，将模2-1运算结果的商修正项发送给所述第三商全加器，将模2-1运算结果的余数修正项发送给所述第三余数全加器<AU1<<FAddquotitent<FAddremainder3所述第三余数全加器用于对输入的余数累加结果余数修正项做累加运算，输出余数累加结果和余数进位数的余数修正项至所述第二运算器，输出余数进位数的商修正向至所述第三商全加器<FAddremainder3AU2FAddquotitent3所述第三商全加器用于对输入的商累加结果、商进位数和商修正项做累加运算，输出商累加结果和商进位数至所述第四商全加器<FAddquotitent3FAddquotitent4所述第二运算器用于对输入的余数累加结果和余数修正数做模2-1运算，将模2-1运算结果的商修正项发送给所述第四商全加器，输出余数；AU2<<FAddquotitent4所述第四商全加器用于对输入的商累加结果、商进位数和商修正项做累加运算，输出商累加结果和商进位数至所述加法器。FAddquotitent4Addquotitent