1.本技术涉及显示技术领域，特别是涉及一种像素电路及其驱动方法、以及显示装置。


背景技术：

2.microled、miniled是新一代显示技术，比现有的oled技术亮度更高、发光效率更好、功耗更低，因此，microled、miniled出色的特性将使得它可以在电视、手机、平板电脑上应用。同时，microled、miniled作为自发光器件，发光效率会在低电流密度下随着电流密度降低而降低。而不同地，oled显示的不同灰阶是靠不同电流密度驱动oled器件而发出不同亮度的光来实现的。但是microled和miniled显示仅用变化电流密度来实现不同灰阶的亮度，则在低灰阶时存在因电流密度较低导致发光效率较低且功耗较高。
3.现有技术中对microled和miniled的像素驱动通过控制电流和发光时间来控制发光器件的亮度，二者的控制需要分别写入不同数据信号，数据量大，对驱动芯片的驱动能力提出了更严峻的考验。


技术实现要素：

4.为了解决上述问题至少之一，本技术第一方面提供一种像素电路包括电流幅值控制电路、发光单元和时间调制电路，其中：
5.电流幅值控制电路，包括第一数据写入子电路和发光控制子电路，第一数据写入子电路响应于第一扫描信号接入数据信号，基于第一存储电容存储数据信号，并且发光控制子电路响应于发光控制信号向发光单元提供驱动电流，所述驱动电流为基于所述第一扫描信号和所述数据信号产生的信号；
6.时间调制电路，包括第二数据写入子电路、以及时间信号写入子电路，第二数据写入子电路响应于第一扫描信号接入数据信号并存储在第二存储电容中，并且响应于第一时间调制信号向发光单元传输驱动电流，时间信号写入子电路响应于输入的第二时间调制信号停止向发光单元传输驱动电流。
7.在一些可选的实施例中，第二数据写入子电路包括：第一晶体管、第二晶体管、第三晶体管和第二存储电容，其中：
8.第一晶体管的第一端接入数据信号，第二端连接至第一节点，控制端接入第一扫描信号；
9.第二晶体管的第一端连接至第二节点，第二端接入第一时间调制信号，控制端接入第一扫描信号；
10.第三晶体管的第一端连接至第二节点，第二端接入第一时间调制信号，控制端接入第二扫描信号；
11.第二存储电容的第一端连接至第一节点，第二端连接至第二节点。
12.在一些可选的实施例，第二数据写入子电路包括：第一晶体管、第二晶体管、第三
晶体管、反相器和第二存储电容，其中：
13.第一晶体管的第一端接入数据信号，第二端连接至第一节点，控制端接入第一扫描信号；
14.第二晶体管的第一端连接至第二节点，第二端接入经反相器反相的第一时间调制信号，控制端接入第一扫描信号；
15.第三晶体管的第一端连接至第二节点，第二端接入经反相器反相的第一时间调制信号，控制端接入第二扫描信号；
16.第二存储电容的第一端连接至第一节点，第二端连接至第二节点。
17.在一些可选的实施例中，第二数据写入子电路包括：第一晶体管和第二存储电容，其中：
18.第一晶体管的第一端接入数据信号，第二端连接至第一节点，控制端接入第一扫描信号；
19.第二存储电容的第一端连接至第一节点，第二端接入第一时间调制信号。
20.在一些可选的实施例中，时间信号写入子电路包括：第三存储电容，第三存储电容的第一端接入第二时间调制信号，第二端连接至第一节点，
21.其中，第二时间调制信号为幅值随时间呈比例变化的信号。
22.在一些实施例中，
23.第一数据写入子电路包括：扫描开关晶体管、驱动晶体管、阈值补偿晶体管、以及第一存储电容，
24.第一发光控制子电路包括：第一发光控制晶体管和第二发光控制晶体管，
25.电流幅值控制电路还包括：第一复位晶体管和发光晶体管，其中：
26.扫描开关晶体管的第一端接入数据信号，第二端连接至第三节点，控制端接入第一扫描信号；
27.驱动晶体管的第一端连接至第三节点，第二端连接至第四节点，控制端连接至第五节点；
28.阈值补偿晶体管的第一端连接至第四节点，第二端连接至第五节点，控制端接入第一扫描信号；
29.第一复位晶体管的第一端连接至第五节点，第二端接入第一电源信号，控制端接入复位信号；
30.第一发光控制晶体管的第一端接入第二电源信号，第二端连接至第三节点，控制端接入发光控制信号；
31.第一存储电容的第一端接入第二电源信号，第二端连接至第五节点；
32.第二发光控制晶体管的第一端连接至第四节点，第二端连接至发光晶体管的第一端，控制端接入发光控制信号；
33.发光晶体管的第二端连接至发光单元的阳极，控制端连接至第一节点，和/或
34.电流幅值控制电路还包括第二复位晶体管，第二复位晶体管的第一端连接至发光单元的阳极，第二端接入第一电源信号，控制端接入复位信号。
35.在一些可选的实施例中，发光单元为microled或者miniled。
36.本发明第二方面提供一种显示装置，包括上文所述的像素电路。
37.本发明第三方面提供一种利用上文所述的像素电路的驱动方法，包括：
38.电流幅值控制电路响应于第一扫描信号接入数据信号，基于第一存储电容存储数据信号并响应于发光控制信号向发光单元提供驱动电流；
39.时间调制电路响应于第一扫描信号接入数据信号并存储在第二存储电容中，并响应于第一时间调制信号向发光单元传输驱动电流，并且响应于输入的第二时间调制信号停止向发光单元传输驱动电流，驱动电流为基于第一扫描信号和数据信号产生的信号。
40.在一些可选的实施例中，
41.时间调制电路包括第二数据写入子电路、以及时间信号写入子电路，其中
42.第二数据写入子电路包括：第一晶体管、第二晶体管、第三晶体管和第二存储电容，其中：第一晶体管的第一端接入数据信号，第二端连接至第一节点，控制端接入第一扫描信号；第二晶体管的第一端连接至第二节点，第二端接入第一时间调制信号，控制端接入第一扫描信号；第三晶体管的第一端连接至第二节点，第二端接入第一时间调制信号，控制端接入第二扫描信号；第二存储电容的第一端连接至第一节点，第二端连接至第二节点，时间信号写入子电路包括：第三存储电容，第三存储电容的第一端接入第二时间调制信号，第二端连接至第一节点，
43.驱动方法包括：
44.复位阶段：电流幅值控制电路响应于复位信号进行复位；
45.阈值补偿和数据写入阶段：电流幅值控制电路读取数据信号并向发光单元提供驱动电流，并且时间调制电路响应于第一扫描信号接入数据信号并将数据信号写入第二存储电容的第一端，并且响应于第一扫描信号将具有第一电平的第一时间调制信号接入第二存储电容的第二端；
46.发光调制阶段：
47.时长确定阶段，响应于第二扫描信号，第二存储电容的第二端接入具有第二电平的所述第一时间调制信号以通过耦合作用确定发光时长，
48.发光控制阶段，发光单元在电流幅值控制电路提供的驱动电流和在第三存储电容的第一端接入的第二时间调制信号控制下发光，当第二时间调制信号达到预定阈值时发光单元停止发光。
49.在一些可选的实施例中，
50.时间调制电路包括第二数据写入子电路、以及时间信号写入子电路，其中
51.第二数据写入子电路包括：第一晶体管、第二晶体管、第三晶体管、反相器和第二存储电容，其中：第一晶体管的第一端接入数据信号，第二端连接至第一节点，控制端接入第一扫描信号；第二晶体管的第一端连接至第二节点，第二端接入经反相器反相的第一时间调制信号，控制端接入第一扫描信号；第三晶体管的第一端连接至第二节点，第二端接入经反相器反相的第一时间调制信号，控制端接入第二扫描信号；第二存储电容的第一端连接至第一节点，第二端连接至第二节点，时间信号写入子电路包括：第三存储电容，第三存储电容的第一端接入第二时间调制信号，第二端连接至第一节点，
52.驱动方法包括：
53.复位阶段：电流幅值控制电路响应于复位信号进行复位；
54.阈值补偿和数据写入阶段：电流幅值控制电路读取数据信号并向发光单元提供驱
动电流，并且时间调制电路响应于第一扫描信号接入数据信号并将数据信号写入第二存储电容的第一端，并且响应于第一扫描信号将具有第一电平的经过反相的第一时间调制信号接入第二存储电容的第二端；
55.发光调制阶段：
56.时长确定阶段，响应于第二扫描信号，第二存储电容的第二端接入经过反相的具有第二电平的第一时间调制信号以通过耦合作用确定发光时长，
57.发光控制阶段，发光单元在电流幅值控制电路提供的驱动电流和在第三存储电容的第一端接入的第二时间调制信号控制下发光，当第二时间调制信号达到预定阈值时发光单元停止发光。
58.在一些可选的实施例中，时间调制电路包括第二数据写入子电路，以及时间信号写入子电路，第二数据写入子电路包括：第一晶体管和第二存储电容，其中：第一晶体管的第一端接入数据信号，第二端连接至第一节点，控制端接入第一扫描信号；第二存储电容的第一端连接至第一节点，第二端接入第一时间调制信号，第二存储电容的第一端连接至第一节点，第二端连接至第二节点，时间信号写入子电路包括：第三存储电容，第三存储电容的第一端接入第二时间调制信号，第二端连接至第一节点，
59.驱动方法包括：
60.复位阶段：电流幅值控制电路响应于复位信号进行复位；
61.阈值补偿和数据写入阶段：电流幅值控制电路读取数据信号并向发光单元提供驱动电流，并且第二数据写入子电路响应于第一扫描信号接入数据信号并写入第二存储电容的第一端；
62.发光调制阶段：
63.时长确定阶段，第二存储电容响应于第二端接入的第一时间调制信号以通过耦合作用确定发光时长，
64.发光控制阶段：发光单元在电流幅值控制电路提供的驱动电流和在第三存储电容的第一端接入的第二时间调制信号控制下发光，当第二时间调制信号达到预定阈值时发光单元停止发光。
65.本发明的有益效果如下：
66.本技术针对目前现有的问题，制定一种像素电路及其驱动方法、以及显示装置，通过设置电流幅值控制电路和时间调制电路，在第一扫描信号控制下电流幅值控制电路和时间调制接入同一数据信号，同时，时间调制电路响应于第一时间调制信号向所述发光单元传输驱动电流，并响应于输入的第二时间调制信号停止向发光单元传输驱动电流，使得每帧画面显示中只需一个数据信号则能够完成电流和时间控制，从而有效简化数据量，降低驱动芯片负担，能够利用过高性能的芯片即能够实现显示控制，降低了产品成本，具有广泛的应用前景。
附图说明
67.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他
的附图。
68.图1为根据现有技术的像素电路的示意性电路原理图；
69.图2为图1所示的像素电路的时序图；
70.图3为根据本发明实施例的像素电路的示意性框图；
71.图4为根据本发明一个实施例的像素电路的示意性电路原理图；
72.图5为图4中示出的实施例的像素电路的时序图；
73.图6为根据本发明另一个实施例的像素电路的示意性电路原理图；
74.图7为图6中示出的实施例的像素电路的时序图；
75.图8为根据本发明另一个实施例的像素电路的示意性电路原理图；以及
76.图9为图8中示出的实施例的像素电路的时序图。
具体实施方式
77.为了更清楚地说明本技术，下面结合优选实施例和附图对本技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本技术的保护范围。
78.需要说明的是，本文中的“第一”、“第二”、“第三
”……
等序数词并不旨在限制各个单元、节点、元件或部件的顺序，而仅旨在区分各个单元、节点、元件或部件。本文中的“包括”、“包含”、“具有”的含义是开式的，例如，当描述包括单元、节点、元件或部件时，除包括的这些单元、节点、元件或部件，还可以包括其他单元、节点、元件或部件。
79.本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将晶体管的栅极称为控制端，将源极和漏极中的一个称为第一端，另一个称为第二端。本发明的实施例中，以晶体管的第一端称为源极，第二端称为漏极为例进行说明。此外，本发明实施例既可以采用包括p型的晶体管也可以采用n型的晶体管，为了便于描述以下以p型晶体管为例进行描述。本领域技术人员应理解，当晶体管为n型时，并不影响电路具体结构，仅需适当调整驱动晶体管的电位即可。
80.经过发明人研究发现，在现有技术中，当发光单元为微型无机发光二极管(如microled或miniled)时，为了准确实现灰阶控制，在每帧图像的画面显示中，需要同时控制流经每个发光单元的电流幅值和持续时间。如图1所示为一种利用电流幅值和持续时间共同调制灰阶的像素电路，由于一帧画面的时间段内包括多个不同时间长度的发光阶段，以图2示意的时序图为例，该示例中一帧(1frame)的时间内，发光控制信号端em提供的发光控制信号有3个不同时长的有效电平时间段；在扫描信号端gatea提供的扫描信号为有效电平时，将电流数据vdata_i写入并存储在存储电容c1中；在发光控制信号端em提供的发光控制信号有效之前，在时间控制信号端gateb的控制下将时长数据信号vdata_t写入并存储在存储电容c2中；在发光控制信号端em(n)提供的发光控制信号为有效电平的t1、t2和t3时段，电流数据信号vdata_i与时长数据信号vdata_t同时作用在发光器件上，若存储电容c1中的vdata_i为高电平电压，而在t1、t2和t3时段，存储电容c2中存储的vdata_t均为可以让晶体管t8开启的有效电平电压，则在该帧画面中发光单元累计发光时长为(t1+t2+t3)。可以理解的是，一帧(1frame)的时间内，发光控制信号em有数个不同时长的有效电平时间段，随着
有效电平时间段的数目增加，时间数据信号量会成倍数增加，对驱动芯片的性能要求更高，同时将会增加产品成本。
81.为了解决以上问题至少之一，如图3所示，本发明的实施例提供一种像素电路，包括电流幅值控制电路100、发光单元200和时间调制电路300，其中：
82.电流幅值控制电路100，包括第一数据写入子电路和发光控制子电路，第一数据写入子电路响应于第一扫描信号接入数据信号，基于第一存储电容存储数据信号，并且发光控制子电路响应于发光控制信号向发光单元200提供驱动电流，其中驱动电流为基于第一扫描信号和数据信号产生的信号；
83.时间调制电路300，包括第二数据写入子电路、以及时间信号写入子电路，第二数据写入子电路响应于第一扫描信号接入数据信号并存储在第二存储电容中，并且响应于第一时间调制信号向所述发光单元传输驱动电流，时间信号写入子电路响应于输入的第二时间调制信号停止向发光单元传输驱动电流。
84.在本实施例中，通过设置电流幅值控制电路和时间调制电路，在第一扫描信号控制下电流幅值控制电路和时间调制接入同一数据信号，同时，时间调制电路响应于第一时间调制信号向所述发光单元传输驱动电流，并响应于输入的第二时间调制信号停止向发光单元传输驱动电流，使得每帧画面显示中只需一个数据信号则能够完成电流和时间控制，从而有效简化数据量，降低驱动芯片负担，降低了产品成本，具有广泛的应用前景。
85.下面参照具体的示例详细描述本发明实施例的像素电路，在以下实施例中，具有不同示例结构的时间调制电路300将以不同的标记如300-1、302-2、300-3进行区分。
86.在一个具体的示例中，如图4所示，像素电路包括电流幅值控制电路100、发光单元200、时间调制电路300-1。
87.其中发光单元200包括至少一个发光器件d，在本发明的实施例中，发光器件d可以为microled或者miniled，但本技术并不限于此，发光器件d也可以为其他显示亮度受电流和时间共同影响的发光器件。发光单元200可以包括多个串联的发光器件d或者多个并联连接的发光器件d或者多个串联并联相结合的发光器件d。
88.电流幅值控制电路100包括第一数据写入子电路和发光控制子电路。第一数据写入子电路包括第一存储电容c1、扫描开关晶体管t4、驱动晶体管t5、阈值补偿晶体管t6。第一数据写入子电路响应于第一扫描信号端gate(n)的第一扫描信号将数据信号端data(n)的数据信号vdata写入并存储在第一存储电容c1中。发光控制子电路包括第一发光控制晶体管t8和第二发光控制晶体管t9，发光控制子电路响应于发光控制信号端em(n)的发光控制信号向发光单元200提供驱动电流。
89.特别地，在本发明的实施例中，时间调制电路300-1包括第二数据写入子电路、以及时间信号写入子电路。
90.第二数据写入子电路响应于第一扫描信号端gate(n)的第一扫描信号接入数据信号vdata并存储在第二存储电容c2中，并且响应于第一时间调制信号端sw(n)的第一时间调制信号向发光单元200传输驱动电流，时间信号写入子电路响应于输入的第二时间调制信号端vtri(n)输入的第二时间调制信号控制第二数据写入子电路停止向发光单元200传输驱动电流。
91.在本发明的实施例中，能够通过第一扫描信号的控制同时将数据信号vdata写入
电流幅值控制电路100和时间调制电路300，并分别存储在第一存储电容c1和第二存储电容c2中，且能够利用存储的数据信号vdata在第一时间调制信号的作用下控制第一数据写入子电路向发光单元200供应驱动电流，时间信号写入子电路能够基于第一时间调制信号的控制，停止向发光单元200传输驱动电流，从而仅使用数据信号vdata就可实现电流幅值和发光时间的控制。
92.具体地，在本示例中，第二数据写入子电路包括：第一晶体管t1、第二晶体管t2、第三晶体管t3和第二存储电容c2。其中，第一晶体管t1的第一端接入数据信号vdata，第二端连接至第一节点n1，控制端接入第一扫描信号端gate(n)的第一扫描信号，该第一扫描信号可以为栅极驱动电路(goa)的为该像素电路所在行提供的行扫描信号。第二晶体管t2的第一端连接至第二节点n2，第二端接入第一时间调制信号端sw(n)的第一时间调制信号，控制端接入第一扫描信号端gate(n)的第一扫描信号。第三晶体管t3的第一端连接至第二节点n2，第二端接入第一时间调制信号端sw(n)的第一时间调制信号，控制端接入第二扫描信号端gate(n+1)的第二扫描信号，第二存储电容c2的第一端连接至第一节点n1，第二端连接至第二节点n2，该第二扫描信号可以为goa提供的为该像素电路所在行的下一行提供的行扫描信号。当然，本领域技术人员应理解，本发明并不旨在限制各个信号的具体形式和信号源，只要是能够满足本发明实施例的像素电路的驱动原理的信号均是可以的。
93.具体地，在本示例中，时间信号写入子电路包括第三存储电容c3。第三存储电容c3的第一端接入第二时间调制信号端vtri(n)的第二时间调制信号，第二端连接至第一节点n1，第二时间调制信号为幅值随时间呈比例变化的信号，例如为斜坡信号、三角波信号等。
94.电流幅值控制电路100中，扫描开关晶体管t4的第一端接入数据信号端的数据信号vdata，第二端连接至第三节点n3，控制端接入第一扫描信号端gate(n)的第一扫描信号。驱动晶体管t5的第一端连接至第三节点n3，第二端连接至第四节点n4，控制端连接至第五节点n5。阈值补偿晶体管t6的第一端连接至第四节点n4，第二端连接至第五节点n5，控制端接入第一扫描信号端gate(n)的第一扫描信号。电流幅值控制电路100还包括：第一复位晶体管t7和发光晶体管t10。第一复位晶体管t7的第一端连接至第五节点n5，第二端接入第一电源信号端vinit的第一电源信号，控制端接入复位信号端rst的复位信号，该第一复位晶体管t7用于对第一存储电容c1进行复位以保证每次图像显示的正确性，可选地，复位信号可以为goa提供的该像素电路所在行的上一行的行扫描信号。第一发光控制晶体管t8的第一端接入第二电源信号端vdd的第二电源信号，第二端连接至第三节点n3，控制端接入发光控制信号端em(n)的发光控制信号。第一存储电容c1的第一端接入第二电源信号，第二端连接至第五节点n5。第二发光控制晶体管t9的第一端连接至第四节点n4，第二端连接至发光晶体管t10的第一端，控制端接入发光控制信号端em(n)的发光控制信号。发光晶体管t10的第二端连接至发光单元200的阳极，控制端连接至第一节点n1。
95.此外，可选地，电流幅值控制电路100还包括第二复位晶体管t11，第二复位晶体管的第一端连接至发光单元200的阳极，第二端接入第一电源信号端vinit的第一电源信号，控制端接入复位信号端rst的复位信号。该第二复位晶体管t11用于响应于复位信号对发光单元200进行复位。
96.为了清楚本技术实施例中的像素电路的工作原理，以下对本技术实施例的像素电路的驱动方法进行说明，具体过程参照图4并参照图5的时序图进行描述。
97.本技术的实施例提供一种利用上述像素电路的驱动方法，包括：
98.电流幅值控制电路100响应于第一扫描信号端gate(n)的第一扫描信号接入数据信号vdata，基于第一存储电容c1存储数据信号vdata并响应于发光控制信号端em(n)的发光控制信号向发光单元200提供驱动电流；
99.时间调制电路300-1响应于第一扫描信号端gate(n)的第一扫描信号接入数据信号vdata并存储在第二存储电容c2中，并响应于第一时间调制信号端sw(n)的第一时间调制信号向所述发光单元传输驱动电流，并且响应于输入的第二时间调制信号停止向发光单元200传输驱动电流，其中驱动电流为基于第一扫描信号和数据信号产生的信号。
100.具体地，如图4所示，驱动方法包括：复位阶段、阈值补偿和数据写入阶段、以及发光调制阶段。
101.复位阶段t1：
102.当图4中示出的复位信号端rst的复位信号(时序图未示出)为低电平时，电流幅值控制电路100中的第一复位晶体管t7和第二复位晶体管t11导通，将第一电源信号端vinit的第一电源信号接入第一存储电容c1的第二端和发光单元200的阳极。可选地，第一电源信号为直流信号，电压幅值为-3～0v，当然，这只是示例性的，本发明并不旨在进行限制。本示例中，通过对第一存储电容c1和发光单元200放电完成对电流幅值控制电路100的复位。
103.在该阶段，扫描开关晶体管t4关断，发光控制信号端em(n)的发光控制信号保持高电平接入第一发光控制晶体管t8和第二发光控制晶体管t9，二者保持关闭，发光单元200不发光。
104.阈值补偿和数据写入阶段t2：
105.第一扫描信号端gate(n)的第一扫描信号为低电平，此时，扫描开关晶体管t4、驱动晶体管t5、阈值补偿晶体管t6均导通，第一数据写入子电路写入数据信号vdata，并将该数据信号通过向第一存储电容c1充电而存储在第一存储电容c1中。此外，当第一存储电容c1电位平衡时，驱动晶体管t5的控制端(栅极)的电位为(vdata+vth_
t5
)，对驱动晶体管t5进行阈值电压vth_
t5
的补偿。
106.与此同时，因为第一扫描信号端gate(n)的第一扫描信号为低电平，时间调制电路300-1中第一晶体管t1和第二晶体管t2也导通，第二数据写入子电路写入数据信号vdata，并将该数据信号通过向第二存储电容c2充电而存储在第二存储电容c2中，当电位平衡时，第二存储电容c2的第一端的电位为vh，此时，因为第二晶体管t2导通，第二数据写入子电路将第一时间调制信号端sw(n)的第一时间调制信号接入第二存储电容c2的第二端，为该端电极充电，电位平衡时，第二存储电容c2两极之间保持(vdata-vh)。
107.发光调制阶段：包括时长确定阶段t3和发光控制阶段t4，其中：
108.时长确定阶段t3：第一扫描信号端gate(n)的第一扫描信号为高电平，时间调制电路300-1中第一晶体管t1和第二晶体管t2关断。第二扫描信号端gate(n+1)的第二扫描信号保持低电平，第三晶体管t3导通。第一时间调制信号端sw(n)的第一时间调制信号仍然保持接入第二存储电容c2，但此时第一时间调制信号跳变为低电平vl。第二存储电容c2的第二端接入低电平vl，该端电位被写入低电平vl。第二存储电容c2的第一端因为耦合作用跳变为(vdata-vh+vl)。
109.发光晶体管t10能否导通取决于vgs_
t10
与vth_
t10
的大小关系。由于vgs_
t10
＝
(vdata-vh+vl)，也就是说，在vh、vl一定的情况下，数据信号vdata的大小决定发光晶体管t10能否导通。在本发明的实施例中，在时长确定阶段t3，根据第二存储电容c2电位平衡后是否需要发光晶体管t10导通，来确定数据信号vdata的幅值。本领域技术人员可以理解，可以通过合理设置vh和vl的大小，使得在时长确定阶段t3，第二存储电容c2电位平衡后，发光晶体管t10满足vgs_
t10-vth_
t10
《0，即发光晶体管t10导通。
110.结合下文的关断机制，在vh、vl确定的情况下，数据信号vdata的大小将决定发光晶体管t10的导通时长，即发光单元200的发光时长。因此，在时长确定阶段t3，第二存储单元c2通过耦合作用确定了发光单元200的发光时长。
111.发光控制阶段t4：发光单元200在电流幅值控制电路100提供的驱动电流和在第三存储电容c3的第一端接入的第二时间调制信号端vtri(n)的第二时间调制信号控制下发光，当第二时间调制信号达到预定阈值时发光单元200停止发光。
112.具体地，发光控制信号端em(n)的发光控制信号为低电平，第一发光控制晶体管t8和第二发光控制晶体管t9保持导通，第一扫描信号端gate(n)的第一扫描信号和第二扫描信号端gate(n+1)的第二扫描信号为高电平，第二晶体管t2和第三晶体管t3关断，第二存储电容c2的第二端不再受第一时间调制信号端sw(n)的第一时间调制信号的影响，发光晶体管t10的控制端在接入的(vdata-vh+vl+vth_
t10
)为低电平的时段发光单元200开始发光，因为此时vtri(n)接入幅值随时间呈比例变化的信号，且从第二时间调制信号从初始为0的阶段开始逐渐变大，通过耦合作用逐渐抬升第一节点n1的电压，直到发光晶体管t10满足vgs_
t10-vth_
t10
＝0的时刻，发光晶体管t10关断，发光单元200停止发光。因此，通过关断电路，利用第三存储电容c3的耦合作用，并且利用具有幅值随时间呈比例变化的信号的第二时间调制信号决定发光单元200的发光停止时机。本领域技术人员应理解，在本实施例中，预定阈值则为使得发光晶体管t10满足vgs_
t10-vth_
t10
＝0时，第二时间调制信号的幅值，该预定阈值根据输入的vdata、vh、vl的值确定。
113.同时，通过以上分析，在第二时间调制信号的幅值一定的情况下，输入的数据信号vdata的具体值决定了发光单元200的发光时长。当vdata的值越大时，(vdata-vh+vl)越大，则发光晶体管t10截止需要的时间越短。
114.另外，根据图5所示的时序波形可以看出，开关控制的信号与现有的goa电路提供的行扫描信号和eoa电路提供的发光控制信号一致，开关控制机制简单。
115.在本发明的实施例中，通过设置时间调制电路300-1，具体通过第二数据写入子电路，实现以一次扫描写入数据信号vdata就可以控制画面驱动电流和发光时长，并且通过引入关断电路，根据该数据信号自动控制关断时机，不再需要分次给出多个控制发光时长的数据信号，大大降低了数据量，可以利用现有的goa电路和eoa的现有电路信号输出即可以实现时长的控制，不再需要复杂的pwm信号输出，进一步降低了控制的难度。从而，通过本发明的实施例，不必增加对驱动芯片的性能要求即可完成灰阶控制，降低了产品成本，具有广泛的应用前景。
116.考虑到在图4和图5所示的示例中，第一时间调制信号端sw(n)的第一时间调制信号在t1、t2和t4时间段为高电平，在t3时间段为低电平，虽然具有采用现有goa即可提供时间调制信号的优势，但是在t4时间段内，sw(n)端保持高电平，第二存储电容c2的第二端电极保持低电平，导致第二晶体管t2和第三晶体管t3漏电流明显，可能影响显示效果。
117.因此，在可选的实施例中，将接入到第二晶体管t2的第二端和第三晶体管t3的第二端的信号修改为：在t2时间段保持高电平，在t1、t3和t4时间段保持低电平，以减少第二晶体管t2和第三晶体管t3的漏电。
118.在具体的实现中，可以在第二晶体管t2和第三晶体管t3与第一时间调制信号端sw(n)之间增加反相器，使得第一时间调制信号经过反相后接入第二晶体管t2的第二端和第三晶体管t3的第二端。
119.在另一具体的示例中，参照图6所示，时间调制电路300-2包括第二数据写入子电路、以及时间信号写入子电路。
120.具体地，在本示例中，第二数据写入子电路包括：第一晶体管t1、第二晶体管t2、第三晶体管t3和第二存储电容c2。其中，第一晶体管t1的第一端接入数据信号vdata，第二端连接至第一节点n1，控制端接入第一扫描信号端gate(n)的第一扫描信号，该第一扫描信号可以为栅极驱动电路(goa)的为该像素电路所在行提供的行扫描信号。第二晶体管t2的第一端连接至第二节点n2，第二端接入经反相器反相的第一时间调制信号，控制端接入第一扫描信号端gate(n)的第一扫描信号。第三晶体管t3的第一端连接至第二节点n2，第二端接入经反相器反相的第一时间调制信号，控制端接入第二扫描信号端gate(n+1)的第二扫描信号，第二存储电容c2的第一端连接至第一节点n1，第二端连接至第二节点n2，该第二扫描信号可以为goa提供的为该像素电路所在行的下一行提供的行扫描信号。当然，本领域技术人员应理解，本发明并不旨在限制各个信号的具体形式和信号源，只要是能够满足本发明实施例的像素电路的驱动原理的信号均是可以的。
121.具体地，在本示例中，时间信号写入子电路包括第三存储电容c3。第三存储电容c3的第一端接入第二时间调制信号端vtri(n)的第二时间调制信号，第二端连接至第一节点n1，第二时间调制信号为幅值随时间呈比例变化的信号。
122.在该实施例中，电流幅值控制电路100的电路结构与图4所示的示例一致，在此不再赘述。
123.该实施例的驱动方法也与图4中像素电路的驱动方法相类似，区别仅在于阈值补偿和数据写入阶段t2和发光调制阶段中的时长写入阶段t3。下面结合图7的时序图描述该实施例的像素电路的驱动方法中阈值补偿和数据写入阶段t2和发光调制阶段中的时长写入阶段t3的具体过程。
124.需要说明的是，为了保证像素电路的正常驱动，本领域技术人员可以合理选择第一时间调制信号。例如，在该示例中，第一时间调制信号可以为goa电路输出的、该像素电路所在行的行扫描信号作为第一时间调制信号，从而保证t3阶段输入到第二存储电容的第二端的信号为高电平vh，在t4阶段输入到第二存储电容的第二端的信号为低电平。
125.阈值补偿和数据写入阶段2：电流幅值控制电路读取数据信号并向发光单元200提供驱动电流，并且时间调制电路响应于第一扫描信号接入数据信号并将数据信号写入第二存储电容的第一端，并且响应于第一扫描信号将具有第一电平的经过反相的第一时间调制信号接入第二存储电容c2的第二端；
126.发光调制阶段中的时长写入阶段t3：响应于第二扫描信号端gate(n+1)的第二扫描信号，第二存储电容c2的第二端接入经过反相的具有第二电平的第一时间调制信号以通过耦合作用确定发光时长。
127.本领域技术人员应理解，相同的驱动步骤可以参照上文对图4中电路结构的描述，在此不再赘述。
128.在另一可选的实施例中，还可以利用现有eoa电路给出的发光控制信号em进一步简化像素电路的结构。
129.在一个具体的示例中，参照图8所示，像素电路包括电流幅值控制电路100、发光单元200、时间调制电路300-3。
130.其中发光单元200包括至少一个发光器件d，在本发明的实施例中，发光器件d可以为microled或者miniled，但本技术并不限于此，也可以为其他显示亮度受电流和时间共同影响的发光器件。发光单元200可以包括多个串联的发光器件d或者多个并联连接的发光器件d或者多个串联并联相结合的发光器件d。
131.电流幅值控制电路100包括第一数据写入子电路和发光控制子电路。第一数据写入子电路包括第一存储电容c1、扫描开关晶体管t4、驱动晶体管t5、阈值补偿晶体管t6。第一数据写入子电路响应于第一扫描信号端gate(n)的第一扫描信号接入数据信号vdata，基于第一存储电容c1存储该数据信号。发光控制子电路包括第一发光控制晶体管t8和第二发光控制晶体管t9，发光控制子电路响应于发光控制信号端em(n)的发光控制信号向发光单元200提供驱动电流，其中驱动电流为基于第一扫描信号和数据信号产生的信号。
132.时间调制电路300-3包括第二数据写入子电路、以及时间信号写入子电路。
133.特别地，在本实施例中，第二数据写入子电路包括：第一晶体管t1、和第二存储电容c2。其中，第一晶体管t1的第一端接入数据信号vdata，第二端连接至第一节点n1，控制端接入第一扫描信号端gate(n)的第一扫描信号，该第一扫描信号可以为栅极驱动电路(goa)的为该像素电路所在行提供的行扫描信号。第二存储电容c2的第一端连接至第一节点n1，第二端接入第一时间调制信号端sw(n)的第一时间调制信号。较为优选地，在该实施例中，第一时间调制信号sw(n)可以为eoa电路提供的信号em，具体可以为该像素电路所处行的上一行的发光控制信号。
134.参照图9的时序图可知，像素电路所处行的上一行的发光控制信号既可以满足在t2时间段为高电平，在t3时间段为低电平，还能够保证在t4时间段保持该低电平，在t4时间段仅有第二时间调制信号影响第一节点n1处的电位，从而保证发光晶体管t10在t4时间段正常导通，且确保仅有第二时间调制信号控制发光晶体管t10关断。
135.另外，具体地，在本示例中，时间信号写入子电路包括第三存储电容c3。第三存储电容c3的第一端接入第二时间调制信号端vtri(n)的第二时间调制信号，第二端连接至第一节点n1，第二时间调制信号为幅值随时间呈比例变化的信号。
136.需要说明的是，在该示例中，驱动控制电路100的结构与以上实施例相同，在此不再赘述。
137.为了清楚本技术实施例中的像素电路的工作原理，以下对本技术实施例的像素电路的驱动方法进行说明，具体过程参照图8并参照图9的时序图进行描述。
138.本技术的实施例提供一种利用上述像素电路的驱动方法，包括：
139.电流幅值控制电路100响应于第一扫描信号接入数据信号，基于第一存储电容c1存储数据信号并响应于发光控制信号向发光单元200提供驱动电流；
140.时间调制电路300-1响应于第一扫描信号接入数据信号并存储在第二存储电容c2
中，并响应于第一时间调制信号向发光单元传输驱动电流，并且响应于输入的第二时间调制信号停止向发光单元200传输驱动电流。
141.具体地，如图9所示，驱动方法包括：复位阶段、阈值补偿和数据写入阶段、以及发光调制阶段。
142.复位阶段t1：
143.当图8中示出的复位信号端rst的复位信号(时序图未示出)为低电平时，电流幅值控制电路100中的第一复位晶体管t7和第二复位晶体管t11导通，将第一电源信号端vinit的第一电源信号接入第一存储电容c1的第二端和发光单元200的阳极。可选地，第一电源信号为直流信号，电压幅值为-3～0v，当然这只是示例性的，本发明并不旨在进行限制。本示例中，通过对第一存储电容c1和发光单元200放电完成对电流幅值控制电路100的复位。
144.在该阶段，扫描开关晶体管t4关断，发光控制信号端em(n)的发光控制信号保持高电平接入第一发光控制晶体管t8和第二发光控制晶体管t9，二者保持关闭，发光单元200不发光。
145.阈值补偿和数据写入阶段t2：
146.第一扫描信号端gate(n)的第一扫描信号为低电平，此时，扫描开关晶体管t4、驱动晶体管t5、阈值补偿晶体管t6均导通，第一数据写入子电路写入数据信号vdata，并将该数据信号通过给第一存储电容c1充电而存储在第一存储电容c1中。此外，当第一存储电容c1电位平衡时，驱动晶体管t5的控制端(栅极)的电位为(vdata+vth_
t5
)，对驱动晶体管t5进行阈值电压vth_
t5
的补偿。
147.同时，因为第一扫描信号为低电平，时间调制电路300-1中第一晶体管t1导通，第二数据写入子电路写入该数据信号vdata，并将该数据信号通过给第二存储电容c2充电而存储在第二存储电容c2中，又因为第一时间调制信号端em(n-1)的第一时间为高电平vh，当电位平衡时，第二存储电容c2的第一端的电位为vh，第二数据写入子电路将第一时间调制信号端sw(n)的第一时间调制信号接入第二存储电容c2的第二端，为该端电极充电，电位平衡时，第二存储电容c2两极之间保持(vdata-vh)。
148.发光调制阶段：包括时长确定阶段t3和发光控制阶段t4，其中：
149.时长确定阶段t3：第一扫描信号端gate(n)的第一扫描信号为高电平，时间调制电路300-3中第一晶体管t1关断。第一时间调制信号保持接入第二存储电容c2，但此时第一时间调制信号跳变为低电平vl。第二存储电容c2的第二端接入低电平vl，该端电极变为低电位vl。第二存储电容c2的第一端因为耦合作用跳变为(vdata-vh+vl)。
150.发光晶体管t10能否导通取决于vgs_
t10
与vth_
t10
的大小关系。由于vgs_
t10
＝(vdata-vh+vl)，也就是说，在vh、vl一定的情况下，数据信号vdata的大小决定发光晶体管t10能否导通。在本发明的实施例中，在时长确定阶段t3，第二存储电容c2电位平衡后，根据是否需要发光晶体管t10导通，来确定数据信号vdata的幅值。本领域技术人员可以理解，可以通过合理设置vh和vl的大小，使得在时长确定阶段t3，第二存储电容c2电位平衡后，发光晶体管t10满足(vgs_
t10-vth_
t10
)《0，即发光晶体管t10导通。
151.结合下文的关断机制，在vh、vl确定的情况下，数据信号vdata的大小将决定发光晶体管t10的导通时长，即发光单元200的发光时长。因此，时长确定阶段t3，第二存储单元c2通过耦合作用确定了发光单元200的发光时长。
152.发光控制阶段t4：发光单元200在电流幅值控制电路100提供的驱动电流和在第三存储电容c3的第一端接入的第二时间调制信号控制下发光，当第二时间调制信号达到预定阈值时发光单元200停止发光。
153.具体地，发光控制信号em(n)为低电平，第一发光晶体管t8和第二发光晶体管t9保持导通，发光晶体管t10的控制端在接入的(vdata-vh+vl+vth_
t10
)为低电平的时段发光单元200开始发光，因为此时vtri(n)接入幅值随时间呈比例变化的信号，从幅值初始为0的阶段开始逐渐变大，通过耦合作用逐渐抬升第一节点n1的电压(即发光晶体管t10的栅极电压)，直到发光晶体管t10满足vgs_
t10
＝vth_
t10
的时刻，发光晶体管t10关断，发光单元200停止发光。因此，通过关断电路，利用第三存储电容c3的耦合作用，并且利用具有幅值随时间呈比例变化的信号的第二时间调制信号作用，决定发光单元200的发光停止时机。本领域技术人员应理解，在本实施例中，预定阈值则为使的发光晶体管t10满足vgs_
t10-vth_
t10
＝0时，斜波信号的幅值，该预定阈值根据输入的vdata、vh、vl的值确定。
154.同时，通过以上分析，在vtri(n)的第二时间调制信号一定的情况下，输入的数据信号vdata的具体幅值决定了发光单元200的发光时长。当vdata的值越大时，(vdata-vh+vl)越大，则发光晶体管t10截止需要的时间越短。
155.在本发明的实施例中，通过设置时间调制电路300-3，具体通过第二数据写入子电路，实现以一次扫描写入数据信号，即可以控制驱动电流和发光显示的时长，并且通过引入关断电路，根据该数据信号自动控制关断时机，不再需要分次给出多个控制时间的数据信号，大大降低了数据量。同时，利用现有eoa电路的输出信号进一步简化了像素电路结构，在完成灰阶控制的同时进一步降低了产品成本，具有广泛的应用前景。
156.需要说明的是，尽管在该示例中以发光控制信号em作为第一时间调制信号使用，但本发明并不限于此。在一些可选的实施例中，第一时间调制信号也可以为图6所示的，经过反相的第一扫描信号作为第一时间调制信号，同样能够按照图8所示的简化电路实现灰阶控制，且能够利用现有电路结构给出时间调制信号，其控制方法与以上过程类似，在此不再赘述。
157.本技术的另一方面还提供一种显示装置，包括本技术实施例所述的像素电路。本实施例的具体实施方式同前述实施例，在此不再赘述。
158.本技术针对目前现有的问题，制定一种像素电路及其驱动方法、以及显示装置，通过设置电流幅值控制电路和时间调制电路，在第一扫描信号控制下电流幅值控制电路和时间调制接入同一数据信号，同时，时间调制电路响应于第一时间调制信号向所述发光单元传输驱动电流，并响应于输入的第二时间调制信号停止向发光单元传输驱动电流，使得每帧画面显示中只需一个数据信号则能够完成电流和时间控制，从而有效简化数据量，降低驱动芯片负担，能够利用过高性能的芯片即能够实现显示控制，降低了产品成本，具有广泛的应用前景。
159.显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。