1.本技术涉及显示技术领域，具体涉及一种像素充电方法及显示面板。
背景技术：
2.请参阅图1，图1为现有的显示面板的像素充电示意图。如图1所示，现有的显示面板进行正、负极性的充电时间是一样的。正极性信号p和负极性信号n同时传输到数据线，由于栅极信号gate下降沿时间较长，存在正极性信号p对像素充电v+时间不足，负极性信号n对像素充电v-可能出现错充。基于此，通过正极性信号和负极性信号的输出存在时间差异，可以对充电起到改善作用。
3.然而，正极性信号和负极性信号的输出存在时间差异时，电源电压会随着极性方向发生偏移，并发生电源干扰。该电源干扰会对公共电极电压有影响,使得显示时发生水平方向串扰不良。
技术实现要素：
4.本技术提供一种像素充电方法及显示面板，以解决在保证整体充电率较高的同时，解决正极性信号和负极性信号的输出存在时间差异时，电源电压会随着极性方向发生偏移，并发生电源干扰，该电源干扰会对公共电极电压有影响,使得显示时发生水平方向串扰不良的技术问题。
5.第一方面，本技术提供一种像素充电方法，其用于显示面板，所述显示面板包括像素阵列、第一数据线以及第二数据线，所述第一数据线以及所述第二数据线均与所述像素阵列电连接，所述像素充电方法包括：
6.在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号；以及
7.在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号。
8.在本技术提供的像素充电方法中，所述第一预设时长等于所述第二预设时长。
9.在本技术提供的像素充电方法中，所述在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号的步骤，包括：
10.打开当前行像素的薄膜晶体管开关；
11.向所述第一数据线输入正极性信号；
12.间隔第一预设时长，向所述第二数据线输入负极性信号；
13.关闭所述当前行像素的薄膜晶体管开关。
14.在本技术提供的像素充电方法中，所述打开当前行像素的薄膜晶体管开关的步骤之前，还包括：
15.获取输入正极性信号的所述第一数据线对应的薄膜晶体管开关关闭时间与输入负极性信号的所述第二数据线对应的薄膜晶体管开关关闭时间的时间差；其中，所述第一
预设时长为所述时间差的时长。
16.在本技术提供的像素充电方法中，所述关闭当前行像素的薄膜晶体管开关的步骤，包括：
17.暂停或停止向所述当前行像素发送栅极信号；
18.输入正极性信号的所述第一数据线对应的薄膜晶体管开关延时第一时长关闭；
19.输入负极性信号的所述第二数据线对应的薄膜晶体管开关延时第二时长关闭，所述第二时长大于所述第一时长。
20.在本技术提供的像素充电方法中，所述在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号的步骤，包括：
21.打开当前行像素的薄膜晶体管开关；
22.向所述第一数据线输入负极性信号；
23.间隔第二预设时长，向所述第二数据线输入正极性信号；
24.关闭所述当前行像素的薄膜晶体管开关。
25.在本技术提供的像素充电方法中，所述打开当前行像素的薄膜晶体管开关的步骤之前，还包括：
26.获取输入负极性信号的所述第一数据线对应的薄膜晶体管开关关闭时间与输入正极性信号的所述第二数据线对应的薄膜晶体管开关关闭时间的时间差；其中，所述第二预设时长为所述时间差的时长。
27.在本技术提供的像素充电方法中，所述关闭当前行像素的薄膜晶体管开关的步骤，包括：
28.暂停或停止向所述当前行像素发送栅极信号；
29.输入负极性信号的所述第一数据线对应的薄膜晶体管开关延时第一时长关闭；
30.输入正极性信号的所述第二数据线对应的薄膜晶体管开关延时第二时长关闭，所述第二时长大于所述第一时长。
31.在本技术提供的像素充电方法中，所述第一预设时长与所述第二预设时长均介于0.5微秒至1微秒之间。
32.第二方面，本技术还提供一种显示面板，其包括：
33.第一充电模块，所述第一充电模块用于在第一帧画面中，向所述第一数据线输入正极性信号，间隔第一预设时长后，向所述第二数据线输入负极性信号；
34.第二充电模块，所述第二充电模块用于在第二帧画面中，向所述第一数据线输入负极性信号，间隔第二预设时长后，向所述第二数据线输入正极性信号。
35.本技术的像素充电方法及显示面板中，在第一帧画面，向一部分数据线输入正极性信号，间隔第一预设时长后再向其他的数据线输入负极性信号，来改变正负极性信号的相位(正极性靠前，负极性靠后)；在第二帧画面，向一部分数据线输入负极性信号，间隔第二预设时长后再向其他的数据线输入正极性信号，来改变正负极性信号的相位(负极性靠前，正极性靠后)；也即，在第一帧画面中，电源电压会随着极性方向发生偏移，并发生第一次电源干扰；在第二帧画面中，电源电压会随着极性方向发生偏移，并发生第二次电源干扰；通过两次干扰的相互抵消，在保证整体充电率较高的同时，可以避免显示时发生水平方向串扰不良。
附图说明
36.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1为现有的显示面板的像素充电示意图；
38.图2为本技术实施例的像素充电方法的流程示意图；
39.图3为本技术实施例的像素充电方法的第一种具体流程示意图；
40.图4为本技术实施例的显示面板的第一种充电示意图；
41.图5为本技术实施例的像素充电方法的第二种具体流程示意图；
42.图6为本技术实施例的显示面板的第二种充电示意图；
43.图7为本技术实施例的显示面板的结构示意图。
具体实施方式
44.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。本技术的权利要求书以及说明书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
45.请参阅图2，图2为本技术实施例的像素充电方法的流程示意图。本技术实施例提供一种像素充电方法，用于显示面板，该显示面板为液晶显示面板。
46.其中，显示面板包括像素阵列以及电连接像素阵列的数据线。数据线包括第一数据线以及第二数据线。第一数据线以及第二数据线均与像素阵列电性连接。本技术实施例的像素充电方法包括：
47.步骤s1：在第一帧画面中，向第一数据线输入正极性信号，间隔第一预设时长后，向第二数据线输入负极性信号；
48.步骤s2：在第二帧画面中，向第一数据线输入负极性信号，间隔第二预设时长后，向第二数据线输入正极性信号。
49.本技术实施例的像素充电方法，在第一帧画面，向一部分数据线输入正极性信号，间隔第一预设时长后再向其他的数据线输入负极性信号，来改变正负极性信号的相位(正极性靠前，负极性靠后)；在第二帧画面，向一部分数据线输入负极性信号，间隔第二预设时长后再向其他的数据线输入正极性信号，来改变正负极性信号的相位(负极性靠前，正极性靠后)；也即，在第一帧画面中，电源电压会随着极性方向发生偏移，并发生第一次电源干扰；在第二帧画面中，电源电压会随着极性方向发生偏移，并发生第二次电源干扰；通过两次干扰的相互抵消，在保证整体充电率较高的同时，可以避免显示时发生水平方向串扰不良。
50.具体的，请参阅图3，图3为本技术实施例的像素充电方法的第一种具体流程示意图。结合图2、图3所示，在第一帧画面中，向第一数据线输入正极性信号，间隔第一预设时长
后，向第二数据线输入负极性信号的步骤，包括：
51.步骤s11：打开当前行像素的薄膜晶体管开关；
52.步骤s12：向第一数据线输入正极性信号；
53.步骤s13：间隔第一预设时长，向第二数据线输入负极性信号；
54.步骤s14：关闭当前行像素的薄膜晶体管开关。
55.其中，在步骤s11中，显示面板可以包括显示基板和设置于显示基板上的多行扫描线、多列数据线、多行多列像素。应理解的是，每一像素分别与一行扫描线和一列数据线电连接，从而当某行扫描线输入栅极信号打开薄膜晶体管开关，某列数据线写入电压信号时，电压信号可以充入与该行扫描线和该列数据线连接的像素中。可选的，每个像素的薄膜晶体管的栅极电连接一扫描线，每个像素的薄膜晶体管的源极或漏极电连接一数据线。
56.其中，在步骤s12中，可以根据第一数据线和第二数据线各自需输入的电压信号的极性的确认结果；向第一数据线输入正极性信号。举个例子，根据确认结果，需要在第i画面帧中，向第一数据线输入正极性信号，那么当当前行的薄膜晶体管开关打开时，便向第一数据线输入正极性信号即可，i为正整数。
57.其中，在步骤s13中，以步骤s12中的例子为基础，根据上述的确认结果：向第二数据线输入负极性信号，那么在间隔第一预设时长后，向第二数据线输入负极性信号即可。可选的，第一预设时长可以介于0.5微秒(含0.5微秒)至1微秒(含1微秒)之间。在本实施例中，第一预设时长也可以是0.6微秒、0.7微秒、0.8微秒或0.9微秒。
58.具体的，可参照图4，图4为本技术实施例的显示面板的第一种充电示意图。本技术实施例的像素充电方法通过栅极信号控制薄膜晶体管开关的开关，采用正极性信号较于负极性信号提前第一预设时长输入对应的数据线，来改变正极性信号p和负极性信号n的相位(正极性靠前，负极性靠后)，进而增加正极性信号p的充电时间，提高充电率，减小负极性信号n的充电时间，避免错充，从而提升整个显示面板的充电率。
59.其中，在步骤s14中，关闭当前行像素的薄膜晶体管开关的步骤，包括：暂停或停止向当前行像素发送栅极信号；输入正极性信号的第一数据线对应的薄膜晶体管开关延时第一时长关闭；输入负极性信号的第二数据线对应的薄膜晶体管开关延时第二时长关闭。第二时长大于第一时长。
60.具体的，暂停或停止向所述当前行像素发送栅极信号，即关闭当前行扫描线的栅极信号。由于栅极信号下降沿的时间较长，且正极性信号的电压高，负极性信号的电压低，所以即使同样的栅极信号，正极性信号对应的薄膜晶体管开关都会较负极性信号对应的薄膜晶体管开关早关闭。
61.进一步的，打开当前行像素的薄膜晶体管开关的步骤之前，还包括：获取输入正极性信号的第一数据线对应的薄膜晶体管开关关闭时间与输入负极性信号的第二数据线对应的薄膜晶体管开关关闭时间的时间差；第一预设时长为时间差的时长。
62.具体的，像素包括薄膜晶体管开关和电连接于薄膜晶体管开关的像素电极。薄膜晶体管开关为p型晶体管开关或n型晶体管开关。通过在显示面板的试运行阶段，关闭当前行像素的栅极信号，使得当前行像素的薄膜晶体管开关关闭。其中，当栅极信号小于其对应的数据线的电压信号时，薄膜晶体管开关视为关闭。而在薄膜晶体管开关关闭的过程中，由于栅极信号下降沿的时间较长，且正极性电压高，负极性的电压低，所以即使同样的栅极信
号，正极性对应的薄膜晶体管开关都会较负极性对应的薄膜晶体管开关早关闭，因此在正负极性信号同时输入对应的数据线时，正极充电时间较负极充电时间更短。
63.也因为正极性信号对应的薄膜晶体管开关较负极性信号对应的薄膜晶体管开关早关闭，所以二者之间具有关闭时间差，而本技术实施例是要获取该时间差的时长。可选的，时间差可以是当前行多次关闭薄膜晶体管开关获取的时间差的平均值或中位数，也可以是其他数值。
64.可选的，时间差的时长介于0.5微秒(含0.5微秒)至1微秒(含1微秒)之间。在本实施例中，时间差的时长可以是0.6微秒、0.7微秒、0.8微秒或0.9微秒。
65.具体的，请参阅图5，图5为本技术实施例的像素充电方法的第二种具体流程示意图。结合图2、图5所示，在第二帧画面中，向第一数据线输入负极性信号，间隔第二预设时长后，向第二数据线输入正极性信号的步骤，包括：
66.步骤s21：打开当前行像素的薄膜晶体管开关；
67.步骤s22：向第一数据线输入负极性信号；
68.步骤s23：间隔第二预设时长，向第二数据线输入正极性信号；
69.步骤s24：关闭当前行像素的薄膜晶体管开关。
70.其中，在步骤s21中，显示面板可以包括显示基板和设置于显示基板上的多行扫描线、多列数据线、多行多列像素。应理解的是，每一像素分别与一行扫描线和一列数据线电连接，从而当某行扫描线输入栅极信号打开薄膜晶体管开关，某列数据线写入电压信号时，电压信号可以充入与该行扫描线和该列数据线连接的像素中。可选的，每个像素的薄膜晶体管的栅极电连接一扫描线，每个像素的薄膜晶体管的源极或漏极电连接一数据线。
71.其中，在步骤s22中，可以根据第一数据线和第二数据线各自需输入的电压信号的极性的确认结果；向第一数据线输入负极性信号。举个例子，根据确认结果，需要在第i画面帧中，向第一数据线输入负极性信号，那么当当前行的薄膜晶体管开关打开时，便向第一数据线输入负极性信号即可，i为正整数。
72.其中，在步骤s23中，以步骤s12中的例子为基础，根据上述的确认结果：向第二数据线输入负极性信号，那么在间隔第二预设时长后，向第二数据线输入正极性信号即可。可选的，第二预设时长可以介于0.5微秒(含0.5微秒)至1微秒(含1微秒)之间。在本实施例中，第二预设时长也可以是0.6微秒、0.7微秒、0.8微秒或0.9微秒。
73.具体的，可参照图6，图6为本技术实施例的显示面板的第二种充电示意图。本技术实施例的像素充电方法通过栅极信号控制薄膜晶体管开关的开关，采用负极性信号较于正极性信号提前第二预设时长输入对应的数据线，来改变正极性信号p和负极性信号n的相位(负极性靠前，正极性靠后)，进而增加负极性信号n的充电时间，提高充电率，减小正极性信号n的充电时间，避免错充，从而提升整个显示面板的充电率。
74.其中，在步骤s24中，关闭当前行像素的薄膜晶体管开关的步骤，包括：暂停或停止向当前行像素发送栅极信号；输入负极性信号的第一数据线对应的薄膜晶体管开关延时第一时长关闭；输入正极性信号的第二数据线对应的薄膜晶体管开关延时第二时长关闭。第二时长大于第一时长。
75.具体的，暂停或停止向所述当前行像素发送栅极信号，即关闭当前行扫描线的栅极信号。由于栅极信号下降沿的时间较长，且正极性信号的电压高，负极性信号的电压低，
所以即使同样的栅极信号，正极性信号对应的薄膜晶体管开关都会较负极性信号对应的薄膜晶体管开关早关闭。
76.进一步的，打开当前行像素的薄膜晶体管开关的步骤之前，还包括：获取输入负极性信号的第一数据线对应的薄膜晶体管开关关闭时间与输入正极性信号的第二数据线对应的薄膜晶体管开关关闭时间的时间差；第二预设时长为时间差的时长。
77.具体的，像素包括薄膜晶体管开关和电连接于薄膜晶体管开关的像素电极。薄膜晶体管开关为p型晶体管开关或n型晶体管开关。通过在显示面板的试运行阶段，关闭当前行像素的栅极信号，使得当前行像素的薄膜晶体管开关关闭。其中，当栅极信号小于其对应的数据线的电压信号时，薄膜晶体管开关视为关闭。而在薄膜晶体管开关关闭的过程中，由于栅极信号下降沿的时间较长，且正极性电压高，负极性的电压低，所以即使同样的栅极信号，正极性对应的薄膜晶体管开关都会较负极性对应的薄膜晶体管开关早关闭，因此在正负极性信号同时输入对应的数据线时，正极充电时间较负极充电时间更短。
78.也因为正极性信号对应的薄膜晶体管开关较负极性信号对应的薄膜晶体管开关早关闭，所以二者之间具有关闭时间差，而本技术实施例是要获取该时间差的时长。可选的，时间差可以是当前行多次关闭薄膜晶体管开关获取的时间差的平均值或中位数，也可以是其他数值。
79.可选的，时间差的时长介于0.5微秒(含0.5微秒)至1微秒(含1微秒)之间。在本实施例中，时间差的时长可以是0.6微秒、0.7微秒、0.8微秒或0.9微秒。
80.其中，在本技术实施例中，第一预设时长等于第二预设时长。也即，本技术的像素充电方法，在第一帧画面，向一部分数据线输入正极性信号，间隔第一预设时长后再向其他的数据线输入负极性信号，来改变正负极性信号的相位(正极性靠前，负极性靠后)；在第二帧画面，向一部分数据线输入负极性信号，间隔第二预设时长后再向其他的数据线输入正极性信号，来改变正负极性信号的相位(负极性靠前，正极性靠后)；也即，在第一帧画面中，电源电压会随着极性方向发生偏移，并发生第一次电源干扰；在第二帧画面中，电源电压会随着极性方向发生偏移，并发生第二次电源干扰；通过两次干扰的相互抵消，在保证整体充电率较高的同时，可以避免显示时发生水平方向串扰不良。
81.请参阅图7，图7为本技术实施例的显示面板的结构示意图。如图7所示，申请实施例还涉及一种显示面板100，其包括第一充电模块和第二充电模块。其中，第一充电模块用于在第一帧画面中，向第一数据线输入正极性信号，间隔第一预设时长后，向第二数据线输入负极性信号。第二充电模块用于在第二帧画面中，向第一数据线输入负极性信号，间隔第二预设时长后，向第二数据线输入正极性信号。需要说明的是，本技术实施例中的显示面板采用以上所述的像素充电方法，具体可参照以上所示，在此不做赘述。
82.本技术的显示面板，在第一帧画面，向一部分数据线输入正极性信号，间隔第一预设时长后再向其他的数据线输入负极性信号，来改变正负极性信号的相位(正极性靠前，负极性靠后)；在第二帧画面，向一部分数据线输入负极性信号，间隔第二预设时长后再向其他的数据线输入正极性信号，来改变正负极性信号的相位(负极性靠前，正极性靠后)；也即，在第一帧画面中，电源电压会随着极性方向发生偏移，并发生第一次电源干扰；在第二帧画面中，电源电压会随着极性方向发生偏移，并发生第二次电源干扰；通过两次干扰的相互抵消，在保证整体充电率较高的同时，可以避免显示时发生水平方向串扰不良。
83.以上对本技术实施例所提供的像素充电方法及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。