1.本公开涉及显示装置。更具体地，本公开涉及包括具有改善的电特性的多个晶体管的显示装置。


背景技术：

2.显示装置的重要性已经随着多媒体的发展而增长。因此，诸如液晶显示器(lcd)和有机发光显示器(oled)的各种类型的显示装置被广泛地用于包括诸如智能电话、智能手表或智能平板的便携式装置的不同类型的电子装置。通常，显示装置可以包括像素和用于驱动像素的驱动器。像素和驱动器中的每一个可以包括多个晶体管。
3.随着显示装置的分辨率增大并且显示装置的死区减小，其中设置晶体管的区域可减小。因此，设置在相对小区域中的晶体管的电特性可能劣化。因此，需要开发具有不会劣化电特性的多个晶体管的新颖的显示装置。


技术实现要素：

4.实施例提供了包括具有改善的电特性的多个晶体管的显示装置。
5.根据实施例的显示装置可以包括：基板；阻挡层，设置在基板上，并且具有沟槽；有源图案，设置在阻挡层上，由氧化物半导体形成，并且包括沿着沟槽的轮廓向下突出的沟道区以及分别设置在沟道区的两端处的源区和漏区；栅电极，设置在有源图案上，并且与沟道区重叠；源电极，设置在栅电极上，并且与源区电连接；以及漏电极，设置在栅电极上，并且与漏区电连接。
6.在实施例中，显示装置可以进一步包括：缓冲层，设置在阻挡层与有源图案之间，并且沿着沟槽的轮廓形成；以及层间绝缘层，设置在栅电极上，源电极和漏电极设置在层间绝缘层上。
7.在实施例中，显示装置可以进一步包括：下导电图案，设置在阻挡层与缓冲层之间，沿着沟槽的轮廓形成，并且具有均匀的厚度。
8.在实施例中，下导电图案可以与栅电极或源电极电连接。
9.在实施例中，下导电图案可以具有100nm或更小的厚度。
10.在实施例中，显示装置可以进一步包括：蚀刻停止层，设置在基板与阻挡层之间，并且具有比阻挡层的蚀刻速率低的蚀刻速率。
11.在实施例中，蚀刻停止层可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。
12.在实施例中，蚀刻停止层可以包括铟(in)、镓(ga)、锌(zn)、锡(sn)、铪(hf)、钛(ti)和锆(zr)中的至少一种。
13.在实施例中，显示装置可以进一步包括：栅绝缘图案，设置在有源图案与栅电极之间，与沟道区重叠，并且沿着沟道区的轮廓形成。
14.在实施例中，阻挡层可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。
15.根据实施例的显示装置可以包括：基板；阻挡层，设置在基板上，并且具有柱状的
图案；有源图案，设置在阻挡层上，由氧化物半导体形成，并且包括沿着图案的轮廓向上突出的沟道区以及分别设置在沟道区的两端处的源区和漏区；栅电极，设置在有源图案上，并且与沟道区重叠；源电极，设置在栅电极上，并且与源区电连接；以及漏电极，设置在栅电极上，并且与漏区电连接。
16.在实施例中，显示装置可以进一步包括：缓冲层，设置在阻挡层与有源图案之间，并且沿着图案的轮廓形成；以及层间绝缘层，设置在栅电极上，源电极和漏电极设置在层间绝缘层上。
17.在实施例中，显示装置可以进一步包括：下导电图案，设置在阻挡层与缓冲层之间，沿着图案的轮廓形成，并且具有均匀的厚度。
18.在实施例中，下导电图案可以与栅电极或源电极电连接。
19.在实施例中，下导电图案可以具有100nm或更小的厚度。
20.在实施例中，显示装置可以进一步包括：蚀刻停止层，设置在基板与阻挡层之间，并且具有比阻挡层的蚀刻速率低的蚀刻速率。
21.在实施例中，蚀刻停止层可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。
22.在实施例中，蚀刻停止层可以包括铟(in)、镓(ga)、锌(zn)、锡(sn)、铪(hf)、钛(ti)和锆(zr)中的至少一种。
23.在实施例中，显示装置可以进一步包括：栅绝缘图案，设置在有源图案与栅电极之间，与沟道区重叠，并且沿着沟道区的轮廓形成。
24.在实施例中，阻挡层可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。
25.在根据实施例的显示装置中，有源图案可以包括沿着阻挡层的沟槽的轮廓向下突出或者沿着阻挡层的具有柱状的图案的轮廓向上突出的沟道区，使得有源图案可以包括在狭小的区域中具有相对大的长度的沟道区。因此，可以实现显示装置的高分辨率，并且可以改善晶体管的电特性。
附图说明
26.从结合附图的以下详细描述将更清楚地理解说明性的非限制性实施例。
27.图1是示出根据本公开的实施例的显示装置的平面图。
28.图2是示出图1中所示的显示装置的像素px的电路图。
29.图3是示出图2的像素px的剖视图。
30.图4是示出根据本公开的实施例的显示装置的剖视图。
31.图5是示出根据本公开的实施例的显示装置的剖视图。
32.图6是示出根据本公开的实施例的显示装置的剖视图。
33.图7是示出根据本公开的实施例的显示装置的剖视图。
34.图8是示出根据本公开的实施例的显示装置的剖视图。
具体实施方式
35.下文中，将参照附图详细解释根据实施例的显示装置。
36.图1是示出根据本公开的实施例的显示装置的平面图。
37.参照图1，显示装置可以包括设置在显示区域da中的像素px、设置在外围区域pa中
的扫描驱动器sd、驱动芯片ic和柔性印刷电路fpc。
38.像素px可以在第一方向dr1和与第一方向dr1交叉的第二方向dr2上布置在显示区域da中。每个像素px可以与扫描线sl、数据线dl和驱动电压线pl连接。扫描线sl可以在第一方向dr1上延伸以向像素px提供扫描信号。数据线dl可以在第二方向dr2上延伸以向像素px提供数据电压。驱动电压线pl可以平行于数据线dl延伸以向像素px提供驱动电压。显示区域da可以通过从像素px中的每一个发光来显示图像。
39.外围区域pa可以与显示区域da邻近。在实施例中，外围区域pa可以围绕显示区域da。
40.扫描驱动器sd可以设置在显示区域da的第一侧并且可以与扫描线sl连接。扫描驱动器sd可以通过扫描线sl向像素px提供扫描信号。扫描驱动器sd可以包括多个晶体管。
41.驱动芯片ic可以设置在显示区域da的第二侧并且可以与数据线dl连接。驱动芯片ic可以包括用于产生数据电压的数据驱动器。数据驱动器可以通过数据线dl向像素px提供数据电压。
42.柔性印刷电路fpc可以设置在显示区域da的第二侧，其中驱动芯片ic介于柔性印刷电路fpc和显示区域da之间，并且柔性印刷电路fpc可以与驱动电压线pl连接。柔性印刷电路fpc可以包括产生驱动电压的电源。电源可以通过驱动电压线pl向像素px提供驱动电压。
43.图2是示出图1中所示的显示装置的像素px的电路图。
44.参照图2，像素px可以包括像素电路pc和与像素电路pc连接的发光元件el。在实施例中，像素电路pc可以包括第一晶体管tr1、第二晶体管tr2和电容器cap。然而，本公开不限于此，并且在其它实施例中，像素电路pc可以包括三个或更多个晶体管和/或两个或更多个电容器。
45.第一晶体管tr1可以连接在数据线dl与节点nd之间。第一晶体管tr1可以包括被配置为从数据线dl接收数据电压的第一漏电极、与节点nd连接的第一源电极以及被配置为从扫描线sl接收扫描信号的第一栅电极。第一晶体管tr1可以基于扫描信号向节点nd发送数据电压。
46.第二晶体管tr2可以连接在驱动电压线pl与发光元件el之间。第二晶体管tr2可以包括被配置为从驱动电压线pl接收驱动电压的第二漏电极、与发光元件el连接的第二源电极以及与节点nd连接的第二栅电极。第二晶体管tr2可以基于第二漏电极与第二栅电极之间的电压向发光元件el提供驱动电流dc。
47.电容器cap可以连接在驱动电压线pl与节点nd之间。电容器cap可以包括被配置为从驱动电压线pl接收驱动电压的第一电极以及与节点nd连接的第二电极。即使当第一晶体管tr1截止时，电容器cap也可以保持第二漏电极与第二栅电极之间的电压。
48.发光元件el可以连接在第二晶体管tr2与公共电源之间。发光元件el可以包括与第二晶体管tr2连接的第一电极以及被配置为从公共电源接收公共电压的第二电极。发光元件el可以基于从第二晶体管tr2提供的驱动电流dc而发光。
49.图3是示出图2的像素px的剖视图。
50.参照图3，像素px可以包括设置在基板100上的第一晶体管tr1、第二晶体管tr2和发光元件el。
51.基板100可以是透明绝缘基板。例如，基板100可以由玻璃、石英或塑料等形成。
52.阻挡层110可以设置在基板100上。阻挡层110可以阻挡杂质等流过基板100。阻挡层110可以由诸如氮化硅、氧化硅或氮氧化硅的无机绝缘材料形成。
53.阻挡层110可以具有第一沟槽tch1和第二沟槽tch2。第一沟槽tch1和第二沟槽tch2可以彼此间隔开。第一沟槽tch1和第二沟槽tch2中的每一个可以从阻挡层110的上表面111朝向基板100而形成。在实施例中，第一沟槽tch1和第二沟槽tch2中的每一个可以在厚度方向(第三方向，dr3)上穿过阻挡层110而形成，以暴露基板100的上表面101。
54.下导电图案120可以设置在阻挡层110上。下导电图案120可以阻挡外部光或杂质通过基板100流入第二晶体管tr2中。下导电图案120可以由诸如钼(mo)、铜(cu)、铝(al)或钛(ti)的导电材料形成。
55.下导电图案120可以沿着第二沟槽tch2的轮廓形成。下导电图案120可以分别与阻挡层110的上表面111、第二沟槽tch2的侧壁和基板100的上表面101接触。因此，下导电图案120可以沿着第二沟槽tch2的轮廓向下突出。
56.下导电图案120可以具有均匀的厚度。在实施例中，下导电图案120的厚度可以是大约100nm或更小。当下导电图案120的厚度大于大约100nm时，下导电图案120可以不具有均匀的厚度，因为第二沟槽tch2完全被下导电图案120填充。
57.缓冲层130可以设置在下导电图案120上。缓冲层130可以设置在阻挡层110上同时覆盖下导电图案120。缓冲层130可以阻挡杂质流过基板100。缓冲层130可以由诸如氮化硅、氧化硅或氮氧化硅的无机绝缘材料形成。
58.缓冲层130可以沿着第一沟槽tch1的轮廓和下导电图案120的轮廓形成。缓冲层130可以分别与阻挡层110的上表面111、第一沟槽tch1的侧壁、基板100的上表面101和下导电图案120的上表面接触。由于下导电图案120沿着第二沟槽tch2的轮廓形成，因此缓冲层130可以沿着第二沟槽tch2的轮廓形成。
59.第一有源图案141和第二有源图案142可以设置在缓冲层130上。第一有源图案141和第二有源图案142可以彼此间隔开。第一有源图案141和第二有源图案142可以由氧化物半导体形成。氧化物半导体可以包括铟(in)、镓(ga)、锌(zn)、锡(sn)、钛(ti)、锆(zr)和铪(hf)的至少一种氧化物。
60.第一有源图案141可以包括与第一沟槽tch1重叠的第一沟道区141c以及分别设置在第一沟道区141c两端处的第一源区141s和第一漏区141d。第一源区141s和第一漏区141d可以掺杂有p型杂质或n型杂质，并且第一沟道区141c可以掺杂有与在第一源区141s和第一漏区141d中掺杂的杂质的类型不同的其它类型的杂质。在实施例中，第一源区141s和第一漏区141d可以掺杂有n型杂质，并且第一沟道区141c可以掺杂有p型杂质。
61.第一沟道区141c可以沿着第一沟槽tch1的轮廓向下突出。换言之，第一沟道区141c可以沿着第一沟槽tch1的轮廓朝向基板100突出。由于第一沟道区141c沿着第一沟槽tch1的轮廓向下突出，因此可以在狭小的区域中形成包括具有相对大的长度的第一沟道区141c的第一晶体管tr1。
62.第二有源图案142可以包括与第二沟槽tch2重叠的第二沟道区142c以及分别设置在第二沟道区142c两端处的第二源区142s和第二漏区142d。第二源区142s和第二漏区142d可以掺杂有p型杂质或n型杂质，并且第二沟道区142c可以掺杂有与在第二源区142s和第二
漏区142d中掺杂的杂质的类型不同的其它类型的杂质。在实施例中，第二源区142s和第二漏区142d可以掺杂有n型杂质，并且第二沟道区142c可以掺杂有p型杂质。
63.第二沟道区142c可以沿着第二沟槽tch2的轮廓向下突出。换言之，第二沟道区142c可以沿着第二沟槽tch2的轮廓朝向基板100突出。由于第二沟道区142c沿着第二沟槽tch2的轮廓向下突出，因此可以在狭小的区域中形成包括具有相对大的长度的第二沟道区142c的第二晶体管tr2。
64.第一有源图案141和第二有源图案142可以具有均匀的厚度。在实施例中，为了形成具有均匀的厚度的第一有源图案141和第二有源图案142，可以通过原子层沉积(ald)工艺形成第一有源图案141和第二有源图案142。
65.第一栅绝缘图案151可以设置在第一有源图案141上。第一栅绝缘图案151可以与第一沟道区141c重叠。然而，在实施例中，第一栅绝缘图案151不与第一源区141s和第一漏区141d重叠。第一栅绝缘图案151可以沿着第一沟道区141c的轮廓而形成。
66.第二栅绝缘图案152可以设置在第二有源图案142上。第二栅绝缘图案152可以与第二沟道区142c重叠。然而，在实施例中，第二栅绝缘图案152不与第二源区142s和第二漏区142d重叠。第二栅绝缘图案152可以沿着第二沟道区142c的轮廓而形成。第一栅绝缘图案151和第二栅绝缘图案152可以由诸如氮化硅、氧化硅或氮氧化硅的无机绝缘材料形成。
67.第一栅绝缘图案151和第二栅绝缘图案152可以具有均匀的厚度。在实施例中，为了形成具有均匀的厚度的第一栅绝缘图案151和第二栅绝缘图案152，可以通过原子层沉积(ald)工艺形成第一栅绝缘图案151和第二栅绝缘图案152。
68.第一栅电极161可以设置在第一栅绝缘图案151上。第一栅电极161可以与第一沟道区141c重叠。第一栅电极161可以用作第一晶体管tr1的栅电极。
69.第二栅电极162可以设置在第二栅绝缘图案152上。第二栅电极162可以与第二沟道区142c重叠。第二栅电极162可以用作第二晶体管tr2的栅电极。第一栅电极161和第二栅电极162可以由诸如钼(mo)、铜(cu)、铝(al)或钛(ti)的导电材料形成。
70.层间绝缘层170可以设置在第一栅电极161和第二栅电极162上。层间绝缘层170可以设置在缓冲层130上同时覆盖第一栅电极161、第二栅电极162、第一有源图案141和第二有源图案142。层间绝缘层170可以由诸如氮化硅、氧化硅或氮氧化硅的无机绝缘材料形成。
71.第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d可以设置在层间绝缘层170上。第一源电极181s可以与第一源区141s电连接，并且第一漏电极181d可以与第一漏区141d电连接。第二源电极182s可以与第二源区142s电连接，并且第二漏电极182d可以与第二漏区142d电连接。
72.第一源电极181s可以通过形成在层间绝缘层170中的接触孔与第一源区141s接触，并且第一漏电极181d可以通过形成在层间绝缘层170中的接触孔与第一漏区141d接触。第二源电极182s可以通过形成在层间绝缘层170中的接触孔与第二源区142s接触，并且第二漏电极182d可以通过形成在层间绝缘层170中的接触孔与第二漏区142d接触。第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d可以由诸如钼(mo)、铜(cu)、铝(al)或钛(ti)的导电材料形成。
73.在实施例中，下导电图案120可以与第二源电极182s电连接。第二源电极182s可以通过形成在层间绝缘层170和缓冲层130中的接触孔与下导电图案120接触。在这种情形中，
可以改善第二晶体管tr2的输出饱和特性，并且第二晶体管tr2的驱动范围可以增大。
74.第一有源图案141、第一栅电极161、第一源电极181s和第一漏电极181d可以形成第一晶体管tr1。第一晶体管tr1可以具有其中第一栅电极161设置在第一有源图案141上的顶栅结构。
75.第二有源图案142、第二栅电极162、第二源电极182s和第二漏电极182d可以形成第二晶体管tr2。第二晶体管tr2可以具有其中第二栅电极162设置在第二有源图案142上的顶栅结构。
76.尽管图3中未示出，但是图2的电容器cap的第一电极和第二电极中的每一个可以与下导电图案120、第一有源图案141、第一栅电极161和第一源电极181s中的一个设置在同一层上。例如，电容器cap的第一电极可以与第一栅电极161设置在同一层上，并且电容器cap的第二电极可以与第一源电极181s设置在同一层上。
77.保护层190可以设置在第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d上。保护层190可以设置在层间绝缘层170上同时覆盖第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d。保护层190可以由诸如氮化硅、氧化硅或氮氧化硅的无机绝缘材料形成。
78.平坦化层200可以设置在保护层190上。平坦化层200可以在第一晶体管tr1和第二晶体管tr2上提供平坦的表面。平坦化层200可以由诸如聚酰亚胺(pi)的有机绝缘材料形成。
79.第一电极210可以设置在平坦化层200上。第一电极210可以与第二源电极182s电连接。第一电极210可以通过形成在平坦化层200和保护层190中的接触孔与第二源电极182s接触。第一电极210可以由诸如金属、合金或透明导电氧化物的导电材料形成。例如，导电材料可以包括银(ag)或氧化铟锡(ito)等。
80.像素限定层220可以设置在第一电极210上。像素限定层220可以设置在平坦化层200上同时覆盖第一电极210。像素限定层220可以具有用于暴露第一电极210的至少一部分的像素开口。在实施例中，像素开口可以暴露第一电极210的中心部分，并且像素限定层220可以覆盖第一电极210的外围部分。像素限定层220可以由诸如聚酰亚胺(pi)的有机绝缘材料形成。
81.发光层230可以设置在第一电极210上。发光层230可以设置在通过像素开口暴露的第一电极210上。发光层230可以包括有机发光材料和量子点中的至少一者。
82.在实施例中，有机发光材料可以包括低分子量有机聚合物或高分子量有机聚合物。例如，低分子量有机聚合物可以包括酞菁、n,n
’‑
二苯基联苯胺和三-(8-羟基喹啉)铝等，并且高分子量有机聚合物可以包括聚(3,4-乙烯二氧噻吩)、聚苯胺、聚亚苯基乙烯和聚芴等。
83.在实施例中，量子点可以包括包含ii-vi族化合物、iii-v族化合物、iv-vi族化合物、iv族元素、iv族化合物以及它们的组合的核。在实施例中，量子点可以具有包括核和围绕核的壳的核-壳结构。壳可以用作通过防止核的化学改性来保持半导体属性的保护层以及用于将量子点赋予电泳属性的充电层。
84.第二电极240可以设置在发光层230上。在实施例中，第二电极240也可以设置在像素限定层220上。第二电极240可以由诸如金属、合金或透明导电氧化物的导电材料形成。例
如，导电材料可以包括铝(al)、铂(pt)、银(ag)、镁(mg)、金(au)、铬(cr)、钨(w)、钛(ti)等。第一电极210、发光层230和第二电极240可以形成发光元件el。
85.在根据本实施例的显示装置中，有源图案141和142可以包括沿着阻挡层110的沟槽tch1和tch2的轮廓向下突出的沟道区141c和142c，使得有源图案141和142可以包括在狭小的区域中具有相对大的长度的沟道区141c和142c。因此，可以实现显示装置的高分辨率，并且可以改善晶体管tr1和tr2的电特性。
86.图4是示出根据本公开的实施例的显示装置的剖视图。
87.参照图4所述的显示装置可以与参照图1、图2和图3所述的显示装置基本上相同或相似，除了下导电图案的电连接之外。因此，将省略关于重复配置的描述。
88.参照图4，在实施例中，下导电图案120可以与第二栅电极162电连接。与第二源电极182s分离的连接电极183可以设置在层间绝缘层170上，并且连接电极183可以电连接下导电图案120和第二栅电极162。连接电极183可以通过形成在层间绝缘层170中的接触孔与第二栅电极162接触，并且通过形成在层间绝缘层170和缓冲层130中的接触孔与下导电图案120接触。在这种情形中，第二栅电极162可以用作第二晶体管tr2的上栅电极，并且下导电图案120可以用作第二晶体管tr2的下栅电极。因此，第二晶体管tr2可以具有双栅结构，并且第二晶体管tr2可以具有相对高的电荷迁移率。
89.图5是示出根据本公开的实施例的显示装置的剖视图。
90.参照图5所述的显示装置可以与参照图1、图2和图3所述的显示装置基本上相同或相似，除了进一步包括蚀刻停止层之外。因此，将省略关于重复配置的描述。
91.参照图5，在实施例中，蚀刻停止层105可以设置在基板100与阻挡层110之间。在实施例中，第一沟槽tch1和第二沟槽tch2中的每一个可以在厚度方向(第三方向，dr3)上穿过阻挡层110形成，以暴露蚀刻停止层105的上表面106。
92.蚀刻停止层105可以具有比阻挡层110的蚀刻速率小的蚀刻速率。例如，当通过使用蚀刻气体的干蚀刻方法对阻挡层110进行蚀刻来形成第一沟槽tch1和第二沟槽tch2时，蚀刻气体对于蚀刻停止层105的蚀刻速率可以低于蚀刻气体对于阻挡层110的蚀刻速率。因此，在形成第一沟槽tch1和第二沟槽tch2的工艺中，仅阻挡层110可以被蚀刻并且蚀刻停止层105可以不被蚀刻。因此，第一沟槽tch1和第二沟槽tch2可以具有均匀的厚度(例如，基本上相同的厚度)。
93.在实施例中，蚀刻停止层105可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。在另一实施例中，蚀刻停止层105可以包括铟(in)、镓(ga)、锌(zn)、锡(sn)、铪(hf)、钛(ti)和锆(zr)中的至少一种。
94.图6是示出根据本公开的实施例的显示装置的剖视图。
95.在参照图6对显示装置的描述中，将省略关于与参照图1、图2和图3所述的显示装置的部件基本上相同或相似的部件的描述。
96.参照图6，显示装置可以包括设置在基板100上的第一晶体管tr1、第二晶体管tr2和发光元件el。
97.阻挡层110可以设置在基板100上。阻挡层110可以由诸如氮化硅、氧化硅或氮氧化硅的无机绝缘材料形成。
98.阻挡层110可以包括第一图案ptr1和第二图案ptr2。第一图案ptr1和第二图案
ptr2可以彼此间隔开。第一图案ptr1和第二图案ptr2中的每一个可以具有柱状。第一图案ptr1和第二图案ptr2中的每一个可以具有从基板100的上表面101向上延伸的形状。
99.下导电图案120可以设置在阻挡层110上。下导电图案120可以沿着第二图案ptr2的轮廓形成。下导电图案120可以与第二图案ptr2的上表面和侧壁以及基板100的上表面101接触。因此，下导电图案120可以沿着第二图案ptr2的轮廓向上突出。
100.下导电图案120可以具有均匀的厚度。在实施例中，下导电图案120可以具有大约100nm或更小的厚度。
101.缓冲层130可以设置在下导电图案120上。缓冲层130可以设置在基板100上同时覆盖第一图案ptr1和在第二图案ptr2上的下导电图案120。
102.缓冲层130可以沿着第一图案ptr1的轮廓和在第二图案ptr2上的下导电图案120的轮廓形成。缓冲层130可以与基板100的上表面101、第一图案ptr1的上表面和侧壁以及在第二图案ptr2上的下导电图案120的上表面接触。由于下导电图案120沿着第二图案ptr2的轮廓形成，因此缓冲层130可以沿着第二图案ptr2的轮廓形成。
103.第一有源图案141和第二有源图案142可以设置在缓冲层130上。第一有源图案141和第二有源图案142可以彼此间隔开。第一有源图案141和第二有源图案142可以由氧化物半导体形成。
104.第一有源图案141可以包括与第一图案ptr1重叠的第一沟道区141c以及分别设置在第一沟道区141c的两端处的第一源区141s和第一漏区141d。第一沟道区141c可以沿着第一图案ptr1的轮廓向上突出。由于第一沟道区141c沿着第一图案ptr1的轮廓向上突出，因此可以在狭小的区域中形成包括具有相对大的长度的第一沟道区141c的第一晶体管tr1。
105.第二有源图案142可以包括与第二图案ptr2重叠的第二沟道区142c以及分别设置在第二沟道区142c的两端处的第二源区142s和第二漏区142d。第二沟道区142c可以沿着第二图案ptr2的轮廓向上突出。由于第二沟道区142c沿着第二图案ptr2的轮廓向上突出，因此可以在狭小的区域中形成包括具有相对大的长度的第二沟道区142c的第二晶体管tr2。第一有源图案141和第二有源图案142可以具有均匀的厚度。
106.第一栅绝缘图案151可以设置在第一有源图案141上。第一栅绝缘图案151可以与第一沟道区141c重叠。第一栅绝缘图案151可以沿着第一沟道区141c的轮廓形成。
107.第二栅绝缘图案152可以设置在第二有源图案142上。第二栅绝缘图案152可以与第二沟道区142c重叠。第二栅绝缘图案152可以沿着第二沟道区142c的轮廓形成。第一栅绝缘图案151和第二栅绝缘图案152可以具有均匀的厚度。
108.第一栅电极161可以设置在第一栅绝缘图案151上。第一栅电极161可以与第一沟道区141c重叠。第二栅电极162可以设置在第二栅绝缘图案152上。第二栅电极162可以与第二沟道区142c重叠。
109.层间绝缘层170可以设置在第一栅电极161和第二栅电极162上。层间绝缘层170可以设置在缓冲层130上同时覆盖第一栅电极161、第二栅电极162、第一有源图案141和第二有源图案142。
110.第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d可以设置在层间绝缘层170上。第一源电极181s可以与第一源区141s电连接，并且第一漏电极181d可以与第一漏区141d电连接。第二源电极182s可以与第二源区142s电连接，并且第二漏电极
182d可以与第二漏区142d电连接。
111.在实施例中，下导电图案120可以与第二源电极182s电连接。在这种情形中，可以改善第二晶体管tr2的输出饱和特性，并且第二晶体管tr2的驱动范围可以增大。
112.第一有源图案141、第一栅电极161、第一源电极181s和第一漏电极181d可以形成第一晶体管tr1。第一晶体管tr1可以具有其中第一栅电极161设置在第一有源图案141上的顶栅结构。
113.第二有源图案142、第二栅电极162、第二源电极182s和第二漏电极182d可以形成第二晶体管tr2。第二晶体管tr2可以具有其中第二栅电极162设置在第二有源图案142上的顶栅结构。
114.保护层190可以设置在第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d上。保护层190可以设置在层间绝缘层170上同时覆盖第一源电极181s、第一漏电极181d、第二源电极182s和第二漏电极182d。平坦化层200可以设置在保护层190上。
115.第一电极210可以设置在平坦化层200上。第一电极210可以与第二源电极182s电连接。
116.像素限定层220可以设置在第一电极210上。像素限定层220可以设置在平坦化层200上同时覆盖第一电极210。像素限定层220可以具有用于暴露第一电极210的至少一部分的像素开口。
117.发光层230可以设置在第一电极210上。发光层230可以设置在通过像素开口暴露的第一电极210上。
118.第二电极240可以设置在发光层230上。第一电极210、发光层230和第二电极240可以形成发光元件el。
119.在根据本实施例的显示装置中，有源图案141和142包括沿着阻挡层110的柱状的图案ptr1和ptr2的轮廓向上突出的沟道区141c和142c，使得有源图案141和142可以包括在狭小的区域中具有相对大的长度的沟道区141c和142c。因此，可以实现显示装置的高分辨率，并且可以改善晶体管tr1和tr2的电特性。
120.图7是示出根据本公开的实施例的显示装置的剖视图。
121.参照图7所述的显示装置可以与参照图6所述的显示装置基本上相同或相似，除了下导电图案的电连接之外。因此，将省略关于重复配置的描述。
122.参照图7，根据实施例，下导电图案120可以与第二栅电极162电连接。与第二源电极182s分离的连接电极183可以设置在层间绝缘层170上，并且连接电极183可以电连接下导电图案120和第二栅电极162。连接电极183可以通过形成在层间绝缘层170中的接触孔与第二栅电极162接触，并且通过形成在层间绝缘层170和缓冲层130中的接触孔与下导电图案120接触。在这种情形中，第二栅电极162可以用作第二晶体管tr2的上栅电极，并且下导电图案120可以用作第二晶体管tr2的下栅电极。因此，第二晶体管tr2可以具有双栅结构，并且第二晶体管tr2可以具有相对高的电荷迁移率。
123.图8是示出根据本公开的实施例的显示装置的剖视图。
124.参照图8所述的显示装置可以与参照图6所述的显示装置基本上相同或相似，除了进一步包括蚀刻停止层之外。因此，将省略关于重复配置的描述。
125.参照图8，根据实施例，蚀刻停止层105可以设置在基板100与阻挡层110之间。第一
图案ptr1和第二图案ptr2可以设置在蚀刻停止层105的上表面106上。
126.蚀刻停止层105可以具有比阻挡层110的蚀刻速率低的蚀刻速率。例如，当通过使用蚀刻气体的干蚀刻方法对阻挡层110进行蚀刻来形成第一图案ptr1和第二图案ptr2时，蚀刻气体对于蚀刻停止层105的蚀刻速率可以低于蚀刻气体对于阻挡层110的蚀刻速率。因此，在形成第一图案ptr1和第二图案ptr2的工艺中，仅阻挡层110可以被蚀刻，并且蚀刻停止层105可以不被蚀刻。因此，可以去除阻挡层110的除了第一图案ptr1和第二图案ptr2之外的所有剩余部分。
127.在实施例中，蚀刻停止层105可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。在另一实施例中，蚀刻停止层105可以包括铟(in)、镓(ga)、锌(zn)、锡(sn)、铪(hf)、钛(ti)和锆(zr)中的至少一种。
128.根据实施例的显示装置可以适用于在计算机、笔记本电脑、移动电话、智能电话、智能板、pmp、pda或mp3播放器等中包括的显示装置。
129.尽管已经参照附图描述了根据实施例的显示装置，但是所示出的实施例是示例，并且在不脱离所附权利要求中描述的技术精神的情况下，所示出的实施例可以由相关技术领域中的普通技术人员进行修改和改变。