电子装置及其制造方法
1.本技术要求于2020年7月21日在韩国知识产权局提交的第10-2020-0090310号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
2.本公开的一些实施例的方面在这里涉及一种电子装置和一种用于制造电子装置的方法。


背景技术：

3.电子装置可以是具有诸如显示面板和电子模块的各种电子组件的装置。电子模块可以包括相机、红外感测传感器、接近传感器等。电子模块可以位于显示面板下方。显示面板的一些区域的透射率可以比显示面板的其他区域的透射率高。电子模块可以通过显示面板的一些区域接收外部输入，或者可以通过显示面板的一些区域提供输出。
4.在该背景技术部分中公开的以上信息仅用于增强对背景技术的理解，因此在该背景技术部分中讨论的信息不一定构成现有技术。


技术实现要素：

5.本公开的一些实施例的方面在这里涉及一种电子装置以及一种制造该电子装置的方法。根据一些实施例，电子装置可以具有使一些区域的透射率相对改善的显示面板。
6.本公开的一些实施例的方面包括一种电子装置，该电子装置具有使一些区域的透射率改善的显示面板。
7.本公开的一些实施例的方面还包括一种用于制造电子装置的方法，该电子装置具有使一些区域的透射率相对改善的显示面板。
8.根据发明构思的一些实施例，电子装置包括：显示面板，包括显示区域，显示区域包括第一显示区域和第二显示区域，第二显示区域具有比第一显示区域的透射率高的透射率；以及电子模块，在显示面板的第二显示区域下方。根据一些实施例，显示面板可以包括：基体层；多个第一像素电极，在基体层上并且在第一显示区域中；多个第二像素电极，在基体层上并且在第二显示区域中；共电极，在多个第一像素电极和多个第二像素电极上，并且在共电极中限定有多个开口；以及阻挡图案，与共电极间隔开且使多个第二像素电极置于阻挡图案与共电极之间，并且在阻挡图案中限定有与多个开口叠置的多个透射部。
9.根据一些实施例，显示面板还可以包括：多个第一像素电路，分别电连接到多个第一像素电极；以及多个第二像素电路，分别电连接到多个第二像素电极，其中，多个第一像素电路和多个第二像素电路中的每个可以包括：晶体管，包括栅极、有源区、源极和漏极；以及电容器，包括电连接到晶体管的第一电极和面对第一电极的第二电极。
10.根据一些实施例，阻挡图案可以包括第一阻挡图案和在第一阻挡图案上的第二阻挡图案，其中，第一阻挡图案可以与栅极在同一层上，并且包括与栅极的材料相同的材料，并且第二阻挡图案可以与第二电极在同一层上，并且包括与第二电极的材料相同的材料。
11.根据一些实施例，阻挡图案还可以包括在第一阻挡图案下方的第三阻挡图案。
12.根据一些实施例，显示面板还可以包括在基体层上的阻挡层和在阻挡层上的缓冲层，其中，阻挡层可以包括在基体层上的第一子阻挡层和在第一子阻挡层上的第二子阻挡层，并且第三阻挡图案可以在阻挡层与缓冲层之间，或者可以在第一子阻挡层与第二子阻挡层之间。
13.根据一些实施例，在第一阻挡图案、第二阻挡图案和第三阻挡图案中，可以分别限定与共电极的多个开口叠置的多个第一透射部、多个第二透射部和多个第三透射部。
14.根据一些实施例，阻挡图案可以与栅极或第二电极在同一层上，并且可以包括与栅极或第二电极的材料相同的材料。
15.根据一些实施例，显示面板还可以包括与显示区域相邻的外围区域。多个第一像素电路可以在第一显示区域中，并且多个第二像素电路可以在外围区域中。
16.根据一些实施例，显示面板还可以包括将多个第二像素电极和多个第二像素电路分别电连接的多条连接线，并且多条连接线中的每条连接线可以包括透明导电材料。
17.根据一些实施例，显示区域还可以包括限定在第一显示区域与第二显示区域之间的第三显示区域，并且多个第二像素电路可以在第三显示区域中。
18.根据一些实施例，显示面板还可以包括在基体层上并且在第三显示区域中的多个第三像素电极以及在第三显示区域中并且分别电连接到多个第三像素电极的多个第三像素电路，其中，多个第一像素电极之中的在第一区域中的第一像素电极的数量可以比多个第二像素电极之中的在具有与第一区域的尺寸相同的尺寸的第二区域中的第二像素电极的数量以及多个第三像素电极之中的在具有与第一区域的尺寸相同的尺寸的第三区域中的第三像素电极的数量中的每者大。
19.根据一些实施例，多个开口和多个透射部可以限定在第二显示区域中。
20.根据一些实施例，当在显示面板的厚度方向上观看时，多个透射部和多个开口可以与多个第二像素电极间隔开。
21.根据发明构思的一些实施例，一种电子装置包括：显示面板，在显示面板中限定有显示区域；以及电子模块，在显示面板的显示区域下方，其中，显示面板包括：发光元件，包括在显示区域中的像素电极、在像素电极上的发光层和在发光层上的共电极；阻挡图案，在发光元件下方，并且当在显示面板的厚度方向上观看时，在阻挡图案中在与像素电极间隔开的区域中限定有透射部；像素电路，与像素电极间隔开，并且电连接到发光元件；以及连接线，将像素电路和像素电极电连接并且包括透明导电材料，其中，当在显示面板的厚度方向上观看时，共电极的与透射部叠置的部分可以被去除。
22.根据一些实施例，显示面板还可以包括与显示区域相邻的外围区域。像素电路可以在外围区域中。
23.根据一些实施例，像素电路可以包括：晶体管，包括栅极、有源区、源极和漏极；以及电容器，包括电连接到晶体管的第一电极和面对第一电极的第二电极，并且阻挡图案可以包括第一阻挡图案和在第一阻挡图案上的第二阻挡图案，其中，第一阻挡图案可以与栅极在同一层上，并且可以包括与栅极的材料相同的材料，并且第二阻挡图案可以与第二电极在同一层上，并且可以包括与第二电极的材料相同的材料。
24.根据发明构思的一些实施例，一种用于制造电子装置的方法包括以下步骤：设置
基体层；在基体层上设置电路层，电路层包括其中限定有透射部的阻挡图案；设置发光元件，发光元件包括在电路层上的像素电极、在像素电极上的发光层和在发光层上的共电极；以及通过在从基体层朝向共电极的方向上照射激光来去除共电极的与透射部叠置的部分。
25.根据一些实施例，设置电路层的步骤还可以包括：设置包括栅极、有源区、源极和漏极的晶体管；以及设置电容器，电容器包括电连接到晶体管的第一电极和面对第一电极的第二电极，其中，像素电极与晶体管可以间隔开。
26.根据一些实施例，设置包括阻挡图案的电路层的步骤可以包括设置第一阻挡图案的步骤和在第一阻挡图案上设置第二阻挡图案的步骤，其中，可以与栅极在同一工艺中设置第一阻挡图案，并且可以与第二电极在同一工艺中设置第二阻挡图案。
27.根据一些实施例，设置电路层的步骤还可以包括设置将晶体管和像素电极电连接的连接线的步骤，其中，连接线可以包括透明导电材料。
附图说明
28.包括附图以提供对发明构思的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了发明构思的一些实施例的方面，并且与描述一起用于说明发明构思的原理。在附图中：
29.图1是根据发明构思的一些实施例的电子装置的透视图；
30.图2是根据发明构思的一些实施例的电子装置的一些组件的分解透视图；
31.图3a是根据发明构思的一些实施例的显示面板的剖视图；
32.图3b是根据发明构思的一些实施例的显示面板的剖视图；
33.图3c是根据发明构思的一些实施例的显示面板的剖视图；
34.图4是根据发明构思的一些实施例的显示面板的平面图；
35.图5是根据发明构思的一些实施例的像素的等效电路图；
36.图6是根据发明构思的一些实施例的显示层的剖视图；
37.图7是示出图4的区域aa'的放大图的平面图；
38.图8是沿着图7中示出的线i-i'截取的剖视图；
39.图9是根据发明构思的一些实施例的显示层的剖视图；
40.图10a是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图；
41.图10b是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图；
42.图10c是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图；
43.图10d是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图；
44.图11a是根据发明构思的一些实施例的显示层的剖视图；
45.图11b是根据发明构思的一些实施例的显示层的剖视图；
46.图11c是根据发明构思的一些实施例的显示层的剖视图；
47.图11d是根据发明构思的一些实施例的显示层的剖视图；
48.图12是根据发明构思的一些实施例的显示面板的平面图；
49.图13是示出图12的区域bb'的放大图的平面图；
50.图14是沿着图13中示出的线iii-iii'截取的剖视图；以及
51.图15a、图15b和图15c是用于描述根据发明构思的一些实施例的用于制造电子装
置的方法的图。
具体实施方式
52.在本公开中，当元件(或区域、层、部分等)被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，其是指该元件可以直接位于/直接连接到/直接结合到所述另一元件，或者第三元件可以位于它们之间。
53.同样的附图标记指同样的元件。此外，在附图中，为了有效地描述技术内容，夸大了元件的厚度、比例和尺寸。
54.术语“和/或”包括相关构造可以限定其的一个或更多个的所有组合。
55.将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离发明构思的示例实施例的范围的情况下，第一元件可以被称为第二元件，并且相似地，第二元件可以被称为第一元件。除非上下文另外明确指出，否则单数形式的术语可以包括复数形式。
56.另外，诸如“在
……
下方”、“下”、“在
……
上方”、“上”等的术语用于描述附图中示出的构造的关系。这些术语用作相对概念，并且参照附图中指示的方向进行描述。
57.除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与发明构思所属领域的技术人员通常理解的意思相同的意思。还将理解的是，常用词典中定义的术语应被解释为具有与相关领域的上下文中的意思一致的意思，并且在这里明确定义，除非它们以理想的或过于形式化的含义来解释。
58.应当理解的是，术语“包括”或“具有”旨在说明在公开中存在所陈述的特征、整体、步骤、操作、元件、组件或它们的组合，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件或它们的组合。
59.在下文中，将参照附图更详细地描述发明构思的一些实施例的方面。
60.图1是根据发明构思的一些实施例的电子装置的透视图。
61.参照图1，电子装置1000可以是根据电信号激活的装置。例如，电子装置1000可以是移动电话、平板计算机、汽车导航系统、游戏控制台或可穿戴装置，但是发明构思的实施例不限于此。在图1中，作为示例，电子装置1000被示出为移动电话，但是实施例不限于此，电子装置1000可以包括任何其他合适的电子装置。
62.电子装置1000可以通过显示区域1000a显示图像。显示区域1000a可以包括由第一方向dr1和第二方向dr2限定的平面(例如，显示表面或主显示表面)。显示区域1000a还可以包括分别从平面的至少两条边弯曲的弯曲表面。然而，显示区域1000a的形状不限于此。例如，显示区域1000a可以仅包括平面，显示区域1000a还可以包括分别从平面的至少两条边(例如，四条边)弯曲的四个弯曲表面。
63.在电子装置1000的显示区域1000a中，可以限定感测区域1000sa。图1示出了一个感测区域1000sa的示例，但是感测区域1000sa的数量不限于此。感测区域1000sa可以是显示区域1000a的一部分。因此，电子装置1000可以通过感测区域1000sa显示图像。
64.在与感测区域1000sa叠置的区域中，可以布置电子模块，例如相机模块、接近照度传感器等。电子模块可以接收通过感测区域1000sa传输的外部输入，或者可以通过感测区
域1000sa提供输出。
65.电子装置1000的厚度方向可以平行于与第一方向dr1和第二方向dr2交叉的第三方向dr3。因此，可以基于第三方向dr3限定构成电子装置1000的构件的前表面(或上表面)和后表面(或下表面)。
66.图2是根据发明构思的一些实施例的电子装置的一些组件的分解透视图。
67.参照图2，电子装置1000可以包括显示面板100和电子模块200。显示面板100可以是被构造为产生图像并感测从外部施加的输入(例如，触摸输入)的组件。电子模块200位于显示面板100下方，并且可以是例如相机模块。
68.在显示面板100中，可以限定显示区域100a和外围区域100n。显示区域100a可以与图1中示出的显示区域1000a对应。显示面板100的一些区域可以具有比显示面板100的其他区域的透射率高的透射率。例如，显示面板100的感测区域100sa的透射率可以比显示区域100a的在感测区域100sa周围的其他部分的透射率高。感测区域100sa可以是显示区域100a的一部分。即，感测区域100sa显示图像，并且可以传输由电子模块200接收的外部输入或来自于电子模块200的输出。
69.图3a是根据发明构思的一些实施例的显示面板的剖视图。
70.参照图3a，显示面板100可以包括显示层110、传感器层120、抗反射层130和光学层140。
71.显示层110可以是产生图像的组件。显示层110可以是发光型显示层。例如，显示层110可以是有机发光显示层、量子点显示层或微型led显示层。
72.显示层110可以包括基体层111、电路层112、发光元件层113和封装层114。
73.基体层111可以是提供其上定位有电路层112的基体表面的构件。基体层111可以是玻璃基底、金属基底或聚合物基底。然而，发明构思的实施例不限于此，基体层111可以是无机层、有机层或复合材料层。
74.基体层111可以具有多层结构。例如，基体层111可以包括第一合成树脂层、位于第一合成树脂层上的氧化硅(sio
x
)层、位于氧化硅层上的非晶硅(a-si)层以及位于非晶硅层上的第二合成树脂层。氧化硅层和非晶硅层可以被称为基体阻挡层。
75.第一合成树脂层和第二合成树脂层中的每者可以包括聚酰亚胺类树脂。此外，第一合成树脂层和第二合成树脂层中的每者可以包括丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯类树脂、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂中的至少一种。同时，在本公开中，“～～”类树脂是指包括“～～”的官能团。
76.电路层112可以位于基体层111上。电路层112可以包括绝缘层、半导体图案、导电图案、信号线等。通过涂覆、沉积等在基体层111上形成绝缘层、半导体层和导电层，此后，可以通过多次执行光刻工艺来选择性地对绝缘层、半导体层和导电层进行图案化。此后，可以形成全部包括在电路层112中的半导体图案、导电图案和信号线。
77.发光元件层113可以位于电路层112上。发光元件层113可以包括发光元件。例如，发光元件层113可以包括有机发光材料、量子点、量子棒或微型led。
78.封装层114可以位于发光元件层113上。封装层114可以保护发光元件层113免受诸如湿气、氧和灰尘颗粒的异物的影响。
79.传感器层120可以位于显示层110上。传感器层120可以感测从外部施加的外部输入。外部输入可以是用户输入。用户输入包括各种形式的外部输入，诸如用户的身体的一部分、光、热、笔和压力。
80.传感器层120可以通过一系列工艺形成在显示层110上。在这种情况下，传感器层120可以表示为直接位于显示层110上。直接位于可以是指第三组件不位于传感器层120与显示层110之间。即，根据一些实施例，单独的粘合构件可以不位于传感器层120与显示层110之间。
81.可选地，传感器层120和显示层110可以通过粘合构件彼此结合。粘合构件可以包括典型的粘合剂或压敏粘合剂。
82.抗反射层130可以位于传感器层120上。抗反射层130可以降低从显示面板100的外部入射的外部光的反射率。抗反射层130可以通过一系列工艺形成在传感器层120上。抗反射层130可以包括滤色器。滤色器可以具有一定布置(例如，设定或预定布置)。例如，可以考虑显示层110中包括的像素的发光颜色来布置滤色器。另外，抗反射层130还可以包括与滤色器相邻的黑矩阵。
83.光学层140可以位于抗反射层130上。光学层140可以通过一系列工艺形成在抗反射层130上。光学层140可以通过控制从显示层110入射的光的方向来改善显示面板100的前表面亮度。例如，光学层140可以包括有机绝缘层和高折射层，在有机绝缘层中限定分别与显示层110中包括的像素的发光区域对应的开口，高折射层覆盖有机绝缘层并填充在开口中。高折射层可以具有比有机绝缘层的折射率高的折射率。
84.有机绝缘层可以包括丙烯酸酯类树脂、甲基丙烯酸酯类树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。高折射层可以包括硅氧烷类树脂。除了硅氧烷类树脂之外，高折射层可以包括氧化锆颗粒、氧化铝颗粒和氧化钛颗粒中的至少一种。
85.从像素发射的光可以被提供到光学层140。根据高折射层与有机绝缘层之间的折射率的差异，光可以从其中限定有开口的有机绝缘层的侧表面反射。光可以从其中限定有开口的有机绝缘层的侧表面反射，使得可以控制光的移动方向，因此，可以改善显示面板100的前表面亮度。
86.根据发明构思的一些实施例，可以省略抗反射层130和光学层140中的至少一者。另外，结构关系可以与图3a中示出的结构关系不同地改变。例如，光学层140可以通过包括在传感器层120中来设置，此外，抗反射层130可以通过包括在传感器层120中来设置。在这种情况下，可以通过使用构成传感器层120的绝缘层来实现抗反射层130或光学层140的功能。
87.图3b是根据发明构思的一些实施例的显示面板的剖视图。
88.参照图3b，显示面板100_1可以包括显示层110、传感器层120、光学层140_1和抗反射层130_1。当对比图3b的显示面板100_1和图3a的显示面板100时，在光学层140_1和抗反射层130_1的堆叠顺序上存在差异。
89.光学层140_1可以位于传感器层120上。光学层140_1可以通过一系列工艺形成在传感器层120上。光学层140_1可以通过控制从显示层110入射的光的方向来改善显示面板100_1的前表面亮度。
90.抗反射层130_1可以位于光学层140_1上。抗反射层130_1可以降低从显示面板100_1的外部入射的外部光的反射率。抗反射层130_1可以包括偏振膜，并且偏振膜可以包括相位延迟器和/或偏振器。根据一些实施例，抗反射层130_1可以通过粘合层结合到光学层140_1。粘合层可以是透明粘合层，诸如压敏粘合膜(psa)、光学透明粘合膜(oca)或光学透明树脂(ocr)。
91.根据发明构思的一些实施例，可以省略抗反射层130_1和光学层140_1中的至少一者。可选地，光学层140_1可以通过包括在传感器层120中来设置。在这种情况下，可以通过使用构成传感器层120的绝缘层来设置实现光学层140_1的功能的层。
92.图3c是根据发明构思的一些实施例的显示面板的剖视图。
93.参照图3c，显示面板100_2可以包括显示层110_1和传感器层120_1。显示层110_1可以包括基体基底111_1、电路层112_1、发光元件层113_1、封装基底114_1和结合构件115_1。
94.基体基底111_1和封装基底114_1中的每者可为玻璃基底、金属基底、聚合物基底等，但是发明构思的实施例不特别限于此。
95.结合构件115_1可以位于基体基底111_1与封装基底114_1之间。结合构件115_1可以将封装基底114_1结合到基体基底111_1或电路层112_1。结合构件115_1可以包括无机材料或有机材料。例如，无机材料可以包括玻璃料密封件，并且有机材料可以包括可光固化树脂或光塑性树脂。然而，构成结合构件115_1的材料不限于以上示例。
96.传感器层120_1可以直接位于封装基底114_1上。直接位于可以是指第三组件不位于传感器层120_1与显示层110_1之间。即，单独的结合构件可以不位于传感器层120_1与显示层110_1之间。然而，发明构思的实施例不限于此。粘合层还可以位于传感器层120_1与封装基底114_1之间。
97.图4是根据发明构思的一些实施例的显示面板的平面图。
98.参照图4，显示区域100a可以包括第一显示区域100a1和第二显示区域100a2。电子模块200可以位于第二显示区域100a2下方。即，感测区域100sa(见图2)可以包括在第二显示区域100a2中。
99.在显示区域100a中，可以定位多个像素px(在下文中，像素)。像素px中的每个可以包括发光元件和电连接到发光元件的像素电路。像素px可以包括位于第一显示区域100a1中的第一像素px1和位于第二显示区域100a2中的第二像素px2。
100.第一显示区域100a1的透射率与第二显示区域100a2的透射率可以彼此不同。例如，第二显示区域100a2的透射率可以比第一显示区域100a1的透射率高。
101.为了使第二显示区域100a2的透射率增加到比第一显示区域100a1的透射率高，位于第二显示区域100a2中的至少一些组件可以被省略，或者可以被移动到除了第二显示区域100a2以外的另一区域并且定位在其中。
102.位于第二显示区域100a2中的第二像素px2的密度可以比位于第一显示区域100a1中的第一像素px1的密度低。在这种情况下，第二显示区域100a2的分辨率可以比第一显示区域100a1的分辨率低，但是第二显示区域100a2的透射率可以比第一显示区域100a1的透射率高。
103.第二像素px2中的每个的发光元件可以位于第二显示区域100a2中，并且第二像素
px2中的每个的像素电路可以位于外围区域100n中。在这种情况下，与其中第二像素px2中的每个的像素电路位于第二显示区域100a2中的情况的第二显示区域100a2的透射率相比，第二显示区域100a2的透射率可以进一步提高。
104.第二显示区域100a2可以具有四边形形状。第二显示区域100a2的至少三条边可以与第一显示区域100a1接触。然而，根据发明构思的实施例不限于此。例如，根据电子模块200的位置，第二显示区域100a2可以完全被第一显示区域100a1围绕。
105.第二显示区域100a2在第一方向dr1上的最大宽度wt11可以比第一显示区域100a1在第一方向dr1上的最大宽度wt21小。另外，第二显示区域100a2在第二方向dr2上的最大宽度wt12可以比第一显示区域100a1在第二方向dr2上的最大宽度wt22小。第一显示区域100a1的最大宽度wt21是显示区域100a在第一方向dr1上的最大宽度，并且第一显示区域100a1的最大宽度wt22可以是显示区域100a在第二方向dr2上的最大宽度。第一方向dr1上的最大宽度是指与第一方向dr1平行的最大宽度，并且第二方向dr2上的最大宽度是指与第二方向dr2平行的最大宽度。
106.图5是根据发明构思的一些实施例的像素的等效电路图。
107.参照图5，像素px可以包括发光元件ld和像素电路cc。发光元件ld可以是包括在图3a的发光元件层113中的组件，并且像素电路cc可以是包括在图3a的电路层112中的组件。
108.像素电路cc可以包括多个晶体管t1、t2、t3、t4、t5、t6和t7以及电容器cp。像素电路cc可以对应于数据信号来控制流过发光元件ld的电流量。发光元件ld可以与从像素电路cc提供的电流量对应地发射具有一定亮度(例如，设定或预定亮度)的光。为此，可以将第一电力elvdd的电平设定为比第二电力elvss的电平高。
109.像素px可以电连接到多条信号线。在信号线之中，图5示出了示例扫描线sli、sli-1和sli+1、数据线dl、第一电力线pl1、第二电力线pl2、初始化电力线vl和发光控制线ecli。然而，这仅是示例，根据本公开的实施例不限于此。根据发明构思的一些实施例的像素px可以另外连接到各种其他信号线，并且可以省略示出的信号线中的一些。
110.多个晶体管t1、t2、t3、t4、t5、t6和t7中的每者可以包括输入电极(或源极)、输出电极(或漏极)和控制电极(或栅极)。在本说明书中，为了方便起见，输入电极和输出电极中的一者可以被称为第一电极，并且输入电极和输出电极中的另一者可以被称为第二电极。
111.第一晶体管t1的第一电极可以经由第五晶体管t5连接到第一电力线pl1。第一电力线pl1可以是提供有第一电力elvdd的线。第一晶体管t1的第二电极经由第六晶体管t6连接到发光元件ld的像素电极(或阳极)。在本说明书中，第一晶体管t1可以被称为驱动晶体管。
112.第一晶体管t1可以对应于施加到第一晶体管t1的控制电极的电压来控制在发光元件ld中流动的电流量。
113.第二晶体管t2连接在数据线dl与第一晶体管t1的第一电极之间。另外，第二晶体管t2的控制电极连接到第i扫描线sli。当第i扫描信号提供到第i扫描线sli时，第二晶体管t2导通，以将数据线dl和第一晶体管t1的第一电极电连接。
114.第三晶体管t3连接在第一晶体管t1的第二电极与第一晶体管t1的控制电极之间。第三晶体管t3的控制电极连接到第i扫描线sli。当第i扫描信号提供到第i扫描线sli时，第三晶体管t3导通，以将第一晶体管t1的第二电极和第一晶体管t1的控制电极电连接。因此，
当第三晶体管t3导通时，第一晶体管t1以二极管的形式连接。
115.第四晶体管t4连接在节点nd与初始化电力线vl之间。另外，第四晶体管t4的控制电极连接到第i-1扫描线sli-1。节点nd可以是第一晶体管t1的控制电极和第四晶体管t4所连接到的节点。当第i-1扫描信号提供到第i-1扫描线sli-1时，第四晶体管t4导通，以将初始化电压vint提供到节点nd。
116.第五晶体管t5连接在第一电力线pl1与第一晶体管t1的第一电极之间。第六晶体管t6连接在第一晶体管t1的第二电极与发光元件ld的像素电极之间。第五晶体管t5的控制电极和第六晶体管t6的控制电极连接到第i发光控制线ecli。
117.第七晶体管t7连接在初始化电力线vl与发光元件ld的像素电极之间。另外，第七晶体管t7的控制电极连接到第i+1扫描线sli+1。当第i+1扫描信号提供到第i+1扫描线sli+1时，第七晶体管t7导通，以将初始化电压vint提供到发光元件ld的像素电极。
118.第七晶体管t7可以改善像素px的黑色表现能力。例如，当第七晶体管t7导通时，发光元件ld的寄生电容器放电。然后，当实现黑色亮度时，发光元件ld由于来自于第一晶体管t1的漏电流而不发光，因此可以改善黑色表现能力。
119.图5示出了第七晶体管t7的控制电极连接到第i+1扫描线sli+1，但是发明构思的实施例不限于此。根据发明构思的一些实施例，第七晶体管t7的控制电极可以连接到第i-1扫描线sli-1或第i扫描线sli。
120.尽管图5示出了作为pmos的各种晶体管作为示例，但是发明构思的实施例不限于此。根据发明构思的一些实施例，像素电路cc可以由一个或更多个nmos晶体管形成，如本领域普通技术人员将理解的。根据发明构思的一些实施例，像素电路cc可以由nmos晶体管和pmos晶体管的组合形成。即，根据一些实施例，像素电路cc可以利用nmos晶体管和pmos晶体管的任何合适的组合。
121.电容器cp位于第一电力线pl1与节点nd之间。电容器cp储存与数据信号对应的电压。当第五晶体管t5和第六晶体管t6导通时，可以根据储存在电容器cp中的电压来确定流过第一晶体管t1的电流量。
122.发光元件ld可以电连接到第六晶体管t6和第二电力线pl2。发光元件ld可以通过第二电力线pl2接收第二电力elvss。
123.发光元件ld可以以与通过第六晶体管t6传输的信号和通过第二电力线pl2接收的第二电力elvss之间的差对应的电压而发光。
124.像素电路cc的等效电路不限于图5中示出的等效电路。根据发明构思的一些实施例，像素电路cc可以被修改为各种形式，以使发光元件ld发光。根据一些实施例，像素电路cc可以包括附加的电子组件或较少的电子组件，而不脱离根据本公开的实施例的精神和范围。
125.图6是根据发明构思的一些实施例的显示层的剖视图。
126.参照图6，显示层110可以包括多个绝缘层、半导体图案、导电图案、信号线等。通过涂覆、沉积等形成绝缘层、半导体层和导电层。此后，可以通过光刻法选择性地对绝缘层、半导体层和导电层进行图案化。以以上的方式形成包括在电路层112和发光元件层113中的半导体图案、导电图案、信号线等。此后，可以形成覆盖发光元件层113的封装层114。
127.至少一个无机层形成在基体层111的上表面上。无机层可以包括氧化铝、氧化钛、
氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。无机层可以形成为多层无机层。多层无机层可以构成阻挡层112br和/或缓冲层112bf。
128.阻挡层112br可以位于基体层111上。阻挡层112br可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。缓冲层112bf可以位于阻挡层112br上。缓冲层112bf可以改善基体层111与半导体图案之间的结合力。缓冲层112bf可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。例如，缓冲层112bf可以包括其中交替地堆叠有氧化硅层和氮化硅层的结构。
129.半导体图案可以位于缓冲层112bf上。半导体图案可以包括多晶硅。然而，发明构思的实施例不限于此。半导体图案可以包括非晶硅或氧化物半导体。
130.图6仅示出了半导体图案的一部分，半导体图案还可以位于另一区域中。半导体图案可以根据具体规则跨像素布置。半导体图案可以根据半导体图案是否被掺杂而具有不同的电性质。半导体图案可以包括具有高导电率的第一区域和具有低导电率的第二区域。第一区域可以掺杂有n型掺杂剂或p型掺杂剂。p型晶体管可以包括已经掺杂有p型掺杂剂的掺杂区，并且n型晶体管可以包括已经掺杂有n型掺杂剂的掺杂区。第二区域可以是非掺杂区或掺杂为比第一区域的浓度低的浓度的区域。
131.第一区域的导电性可以比第二区域的导电性大，并且第一区域可以基本上用作电极或信号线。第二区域可以基本上与晶体管的有源区(或沟道)对应。换句话说，半导体图案的一部分可以是晶体管的有源区，半导体图案的另一部分可以是晶体管的源极或漏极，并且半导体图案的另一部分可以是连接电极或连接信号线。
132.图6示出了像素中包括的第六晶体管t6_1和发光元件100pe_1的示例。图6是第一显示区域100a1的剖视图。
133.第六晶体管t6_1的源极se、有源区ac和漏极de可以由半导体图案形成。源极se和漏极de可以在剖面上从有源区ac在相反的方向上延伸。
134.第一绝缘层10可以位于缓冲层112bf上。第一绝缘层10通常与多个像素叠置，并且可以覆盖半导体图案。第一绝缘层10可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第一绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。根据一些实施例，第一绝缘层10可以是单层的氧化硅层。不仅第一绝缘层10而且电路层112的将要描述的绝缘层可以是无机层和/或有机层，并且可以具有单层结构或多层结构。无机层可以包括上述材料中的至少一种，但是发明构思的实施例不限于此。
135.第六晶体管t6_1的栅极gt位于第一绝缘层10上。栅极gt可以是金属图案的一部分。栅极gt与有源区ac叠置。在掺杂半导体图案的工艺中，栅极gt可以用作掩模。
136.第二绝缘层20位于第一绝缘层10上，并且可以覆盖栅极gt。第二绝缘层20可以是无机层和/或有机层，并且可以具有单层结构或多层结构。第二绝缘层20可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。根据一些实施例，第二绝缘层20可以具有包括氧化硅层和氮化硅层的多层结构。
137.电容器cp可以包括第一电极e1和面对第一电极e1的第二电极e2。第一电极e1与栅极gt位于同一层上，并且可以包括与栅极gt的材料相同的材料。例如，第一电极e1可以位于第一绝缘层10与第二绝缘层20之间。第二电极e2可以位于第二绝缘层20上。电容器cp的位置不限于图6中示出的示例。例如，电容器cp可以位于第一晶体管t1(见图5)上。即，电容器cp可以与第一晶体管t1(见图5)叠置。在这种情况下，可以确保其中将形成像素电路cc(见
图5)的区域或空间。
138.第三绝缘层30可以位于第二绝缘层20上，并且第三绝缘层30可以覆盖第二电极e2。第三绝缘层30可以具有单层结构或多层结构。例如，第三绝缘层30可以具有包括氧化硅层和氮化硅层的多层结构。第一连接电极cne1可以位于第三绝缘层30上。第一连接电极cne1可以通过穿过第一绝缘层10、第二绝缘层20和第三绝缘层30的接触孔连接到第六晶体管t6_1的漏极de。
139.第四绝缘层40可以位于第三绝缘层30上。第四绝缘层40可以是有机层。
140.第二连接电极cne2可以位于第四绝缘层40上。第二连接电极cne2可以通过穿过第四绝缘层40的接触孔连接到第一连接电极cne1。
141.第五绝缘层50位于第四绝缘层40上，并且可以覆盖第二连接电极cne2。第五绝缘层50可以是有机层。
142.包括发光元件100pe_1的发光元件层113可以位于电路层112上。发光元件100pe_1可以包括第一像素电极ae_1、发光层el和共电极ce。
143.第一像素电极ae_1可以位于第五绝缘层50上。第一像素电极ae_1可以通过穿过第五绝缘层50的接触孔连接到第二连接电极cne2。
144.像素限定膜60位于第五绝缘层50上，并且可以覆盖第一像素电极ae_1的一部分。在像素限定膜60中，限定了开口60op。像素限定膜60的开口60op使第一像素电极ae_1的至少一部分暴露。
145.发光层el可以位于第一像素电极ae_1上。发光层el可以位于与开口60op对应的区域中。即，发光层el可以被划分并形成在像素中的每个中。当发光层el被划分并形成在像素中的每个中时，发光层el中的每个可以发射蓝色、红色和绿色中的至少一种颜色的光。然而，发明构思的实施例不限于此，发光层el可以连接到像素并且公共地设置。在这种情况下，发光层el可以提供蓝光或白光。
146.共电极ce可以位于发光层el上。共电极ce具有一体的形状，并且可以公共地位于多个像素中。
147.根据一些实施例，空穴控制层可以位于第一像素电极ae_1与发光层el之间。空穴控制层包括空穴传输层，并且还可以包括空穴注入层。电子控制层可以位于发光层el与共电极ce之间。电子控制层包括电子传输层，并且还可以包括电子注入层。空穴控制层和电子控制层可以使用开口掩模公共地形成在多个像素中。
148.封装层114可以位于发光元件层113上。封装层114可以包括顺序地堆叠的无机层114a、有机层114b和无机层114c，但是构成封装层114的层不限于此。
149.无机层114a和114c可以保护发光元件层113免受湿气和氧的影响，并且有机层114b可以保护发光元件层113免受异物(诸如灰尘颗粒)的影响。无机层114a和114c可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层等。有机层114b可以包括丙烯酸有机层，但是不限于此。
150.图7是示出图4的区域aa'的放大图的平面图。
151.参照图7，示出了多个第一像素电极ae_1(在下文中，第一像素电极)、多个第二像素电极ae_2(在下文中，第二像素电极)、多个第一像素电路cc_1(在下文中，第一像素电路)和多个第二像素电路cc_2(在下文中，第二像素电路)。
152.第一像素电极ae_1可以位于第一显示区域100a1中，第二像素电极ae_2可以位于第二显示区域100a2中。第一显示区域100a1的分辨率可以比第二显示区域100a2的分辨率高。第一像素电极ae_1的密度可以比第二像素电极ae_2的密度高。第一像素电极ae_1之中的位于第一区域ara1中的第一像素电极ae_1的数量(或第一像素电极ae_1的第一数量)可以比第二像素电极ae_2之中的位于第二区域ara2中的第二像素电极ae_2的数量(或第二像素电极ae_2的第二数量)大。第一区域ara1和第二区域ara2可以被限定为具有相同的尺寸和相同的形状。
153.第一像素电路cc_1和第二像素电路cc_2中的每者可以具有与参照图5描述的像素电路cc(见图5)的等效电路相同的等效电路。第一像素电路cc_1可以分别电连接到第一像素电极ae_1，并且第二像素电路cc_2可以分别电连接到第二像素电极ae_2。
154.第一像素电路cc_1可以位于第一显示区域100a1中。第二像素电路cc_2可以与第二像素电极ae_2间隔开。例如，第二像素电路cc_2可以位于外围区域100n中。当在第三方向dr3上(例如，从与显示表面的平面垂直或正交的方向或平面图)观看时，第一像素电路cc_1可以分别与第一像素电极ae_1叠置，第二像素电路cc_2可以不与第二像素电极ae_2叠置。
155.显示面板100(见图2)还可以包括多条连接线cl(在下文中，连接线)。连接线cl可以分别将第二像素电极ae_2和第二像素电路cc_2电连接。例如，一条连接线cl可以将一个第二像素电极ae_2和一个第二像素电路cc_2电连接。一条连接线cl可以与图5中示出的将第六晶体管t6(见图5)和发光元件ld(见图5)连接的线对应。
156.连接线cl中的每条连接线cl的一部分也位于第二显示区域100a2中。因为第二显示区域100a2是与电子模块200(见图2)叠置的区域，所以连接线cl中的每条连接线cl的部分可以包括透明导电材料。因此，可以减少或最小化由连接线cl引起的第二显示区域100a2的透射率的劣化。
157.透明导电材料可以包括透明导电氧化物，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟锡锌(itzo)等。另外，透明导电材料可以包括诸如pedot的导电聚合物、金属纳米线、石墨烯等，但是发明构思的实施例不特别限于此。
158.图8是沿着图7中示出的线i-i'截取的剖视图。图8是第二显示区域100a2和外围区域100n的剖视图。
159.参照图7和图8，示出了像素中包括的第六晶体管t6_2和发光元件100pe_2的示例。因为第六晶体管t6_2包括在第二像素电路cc_2中，所以第六晶体管t6_2可以位于外围区域100n中。
160.第二显示区域100a2可以包括第一子区域100a2p和第二子区域100a2t。第一子区域100a2p可以是发光元件100pe_2位于其中的区域，并且第二子区域100a2t可以是发光元件100pe_2未位于其中的区域。根据发明构思的一些实施例，可以去除共电极ce的与第二子区域100a2t叠置的部分。因此，在共电极ce中，可以限定开口ceo，并且开口ceo可以与第二子区域100a2t对应。当从第二子区域100a2t去除共电极ce时，可以改善第二子区域100a2t的透射率。作为参考，在图8中，指示开口ceo的指示线显示在限定开口ceo的侧壁上。
161.发光元件100pe_2可以包括第二像素电极ae_2、发光层el和共电极ce。第二像素电极ae_2可以电连接到第二像素电路cc_2。例如，第二像素电极ae_2可以通过连接线cl电连接到第六晶体管t6_2。
162.根据发明构思的一些实施例，连接线cl可以包括第一连接部cl1和第二连接部cl2。第二像素电极ae_2可以通过第二连接电极cne2_2电连接到第二连接部cl2。
163.第一连接部cl1可以位于外围区域100n中。第一连接部cl1可以与第一连接电极cne1电接触。第一连接部cl1与第二连接电极cne2(见图6)位于同一层上，并且可以包括与第二连接电极cne2(见图6)的材料相同的材料。
164.第二连接部cl2可以位于外围区域100n和第二显示区域100a2中。第二连接部cl2可以与第一连接电极cne1位于同一层上。例如，第二连接部cl2可以位于第三绝缘层30与第四绝缘层40之间。第二连接部cl2与第一连接电极cne1位于同一层上，但是第二连接部cl2可以包括与第一连接电极cne1的材料不同的材料。例如，第二连接部cl2可以包括透明导电材料。因此，即使在第二连接部cl2位于第二显示区域100a2中时，由第二连接部cl2引起的第二显示区域100a2的透射率的劣化也可以不大。
165.与图8中示出的不同，连接线cl可以仅由第二连接部cl2组成。在这种情况下，第二连接部cl2可以与第一连接电极cne1接触。
166.在第二像素电极ae_2下方，可以定位阻挡图案bp。阻挡图案bp可以与共电极ce间隔开，且第二像素电极ae_2置于阻挡图案bp与共电极ce之间。阻挡图案bp可以是当在共电极ce中形成开口ceo时用作掩模的图案。阻挡图案bp可以包括不透明金属。阻挡图案bp可以被称为阻挡层。
167.阻挡图案bp可以包括第一阻挡图案bp1和第二阻挡图案bp2。第二阻挡图案bp2可以位于第一阻挡图案bp1上，并且第二阻挡图案bp2可以位于第一阻挡图案bp1与第二像素电极ae_2之间。当在第三方向dr3上观看时，第一阻挡图案bp1、第二阻挡图案bp2和第二像素电极ae_2可以彼此叠置。
168.第一阻挡图案bp1可以位于第一绝缘层10与第二绝缘层20之间。例如，第一阻挡图案bp1与栅极gt位于同一层上，并且可以包括与栅极gt的材料相同的材料。
169.第二阻挡图案bp2可以位于第二绝缘层20与第三绝缘层30之间。例如，第二阻挡图案bp2与电容器cp(见图6)的第二电极e2(见图6)位于同一层上，并且可以包括与第二电极e2(见图6)的材料相同的材料。
170.在第一阻挡图案bp1中，限定了第一透射部bp1o，并且在第二阻挡图案bp2中，可以定位第二透射部bp2o。在制造显示面板100(见图2)的工艺期间，去除共电极ce的与第一透射部bp1o和第二透射部bp2o叠置的部分，使得可以形成共电极ce的开口ceo。因此，第一透射部bp1o、第二透射部bp2o和共电极ce的开口ceo可以全部在第三方向dr3上叠置。
171.图9是根据发明构思的一些实施例的显示层的剖视图。在描述图9时，与参照图8描述的组件相同的组件用相同的附图标记表示，并且省略其描述。
172.参照图9，第二像素电极ae_2可以通过第一连接线cla电连接到第六晶体管t6_2。根据一些实施例，位于第二显示区域100a2中的另一第二像素电极可以通过第二连接线clb电连接到与另一第二像素电极对应的第六晶体管。
173.根据发明构思的一些实施例，第一连接线cla可以包括第一连接部cla1和第二连接部cla2。第二连接部cla2可以位于外围区域100n和第二显示区域100a2中。例如，第一连接部cla1与第二连接电极cne2(见图6)位于同一层上，并且可以包括与第二连接电极cne2(见图6)的材料相同的材料。第一连接部cla1和第二连接部cla2位于同一层上，并且可以包
括不同的材料。第二连接部cla2可以包括透明导电材料。另外，第二连接线clb也可以包括透明导电材料。
174.根据一些实施例，如图9中所示，位于第二显示区域100a2中且包括透明导电材料的连接线可以设置为具有至少两个层。位于第二显示区域100a2中的第二像素电极可以通过使用均包括透明导电材料的连接线电连接到位于外围区域100n中的像素电路。
175.在第二像素电极ae_2下方，可以定位阻挡图案bp。阻挡图案bp可以与共电极ce间隔开，且第二像素电极ae_2置于阻挡图案bp与共电极ce之间。阻挡图案bp可以是当在共电极ce中形成开口ceo时用作掩模的图案。
176.图10a是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图。
177.图4和图10a示出了位于第二显示区域100a2中的第二像素电极ae_2、阻挡图案bp和共电极ce。在阻挡图案bp中，可以限定多个透射部bpo(在下文中，透射部)。当在第三方向dr3上观看时，透射部bpo可以与第二像素电极ae_2间隔开。即，透射部bpo可以不与第二像素电极ae_2叠置。
178.阻挡图案bp可以是在去除共电极ce的一部分的工艺中用作掩模的图案。可以不去除共电极ce的与阻挡图案bp叠置的部分，并且可以去除共电极ce的与阻挡图案bp的透射部bpo叠置的部分。在共电极ce的与透射部bpo叠置的部分中，可以限定多个开口ceo。可以在对共电极ce进行图案化的工艺期间使用阻挡图案bp。下面将对其进行详细地描述。
179.根据发明构思的一些实施例，因为去除了共电极ce的一部分，所以可以增大第二显示区域100a2中的透射率，并且也可以改善第二显示区域100a2中的开口率。
180.以其中电子模块200是相机的情况为例，因为开口ceo在第二显示区域100a2中限定在共电极ce中，所以可以减少由电子模块200捕获的图像的雾度(或光模糊(light smear))。另外，因为改善了第二显示区域100a2中的透射率，所以可以改善在低照度环境中由电子模块200捕获的图像的图像质量。
181.第二像素电极ae_2可以包括红色像素电极ae_2r、绿色像素电极ae_2g和蓝色像素电极ae_2b。红色像素电极ae_2r、绿色像素电极ae_2g和蓝色像素电极ae_2b可以包括相同的材料。显示面板100可以在与红色像素电极ae_2r叠置的区域中发射红光，在与绿色像素电极ae_2g叠置的区域中发射绿光，并且在与蓝色像素电极ae_2b叠置的区域中发射蓝光。
182.红色像素电极ae_2r、绿色像素电极ae_2g和蓝色像素电极ae_2b可以根据一定规则(例如，设定或预定规则)布置。红色像素电极ae_2r、绿色像素电极ae_2g和蓝色像素电极ae_2b可以根据相似的规则布置在第一显示区域100a1和第二显示区域100a2中。例如，红色像素电极ae_2r、绿色像素电极ae_2g和蓝色像素电极ae_2b可以根据相同的规则布置在第一显示区域100a1和第二显示区域100a2中，同时仅具有不同的布置间隔。然而，这仅是示例，发明构思的实施例不特别限于此。
183.图10b是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图。
184.图4和图10b示出了位于第二显示区域100a2中的第二像素电极ae_2a、阻挡图案bpa和共电极cea。在阻挡图案bpa中，可以限定多个透射部bpoa(在下文中，透射部)。当在第三方向dr3上观看时，透射部bpoa可以与第二像素电极ae_2a间隔开。即，透射部bpoa可以不与第二像素电极ae_2a叠置。在共电极cea的与透射部bpoa叠置的部分中，可以限定多个开口ceoa。
185.根据发明构思的一些实施例，可以通过使用阻挡图案bpa来对共电极cea进行图案化。因为去除了共电极cea的一部分，所以可以增大第二显示区域100a2中的透射率，并且也可以改善第二显示区域100a2中的开口率。
186.第二像素电极ae_2a可以包括红色像素电极ae_2ra、绿色像素电极ae_2ga和蓝色像素电极ae_2ba。红色像素电极ae_2ra、绿色像素电极ae_2ga和蓝色像素电极ae_2ba可以根据一定规则(例如，设定或预定规则)布置在第二显示区域100a2中。
187.蓝色像素电极ae_2ba的尺寸可以比红色像素电极ae_2ra和绿色像素电极ae_2ga中的每者的尺寸大。一个蓝色像素电极ae_2ba可以在第二方向dr2上与一个红色像素电极ae_2ra和一个绿色像素电极ae_2ga相邻。一个红色像素电极ae_2ra和一个绿色像素电极ae_2ga可以在第一方向dr1上彼此相邻。
188.透射部bpoa中的每个和开口ceoa中的每个可以具有十字形状。然而，透射部bpoa中的每个和开口ceoa中的每个的形状不特别限于此。例如，透射部bpoa中的每个和开口ceoa中的每个在仅与红色像素电极ae_2ra、绿色像素电极ae_2ga和蓝色像素电极ae_2ba间隔开的同时可以被修改为各种形状。
189.图10c是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图。
190.图4和图10c示出了位于第二显示区域100a2中的第二像素电极ae_2a、阻挡图案bpb和共电极ceb。在阻挡图案bpb中，可以限定多个透射部bpob(在下文中，透射部)。当在第三方向dr3上观看时，透射部bpob可以与第二像素电极ae_2a间隔开。即，透射部bpob可以不与第二像素电极ae_2a叠置。在共电极ceb的与透射部bpob叠置的部分中，可以限定多个开口ceob。
191.当与图10b相比时，图10c的透射部bpob和开口ceob的形状存在差异。透射部bpob中的每个和开口ceob中的每个可以具有六边形形状。在这种情况下，根据一些实施例，如图10c中所示，当与图10b中示出的透射部bpoa中的每个和开口ceoa中的每个相比时，透射率会降低，但是可以减少穿过显示面板100的光的衍射。随着光的衍射减少，可以改善由电子模块200捕获的图像的图像质量。
192.透射部bpob中的每个和开口ceob中的每个的形状不限于图10b和图10c中示出的形状。例如，透射部bpob中的每个和开口ceob中的每个可以具有多边形形状或圆形形状。
193.图10d是示出根据发明构思的一些实施例的显示层的一些放大组件的平面图。
194.图4和图10d示出了位于第二显示区域100a2中的第二像素电极ae_2b、阻挡图案bpc和共电极cec。在阻挡图案bpc中，可以限定多个透射部bpoc(在下文中，透射部)。当在第三方向dr3上观看时，透射部bpoc可以与第二像素电极ae_2b间隔开。即，透射部bpoc可以不与第二像素电极ae_2b叠置。在共电极cec的与透射部bpoc叠置的部分中，可以限定多个开口ceoc。
195.第二像素电极ae_2b可以包括红色像素电极ae_2rb、绿色像素电极ae_2gb和蓝色像素电极ae_2bb。红色像素电极ae_2rb、绿色像素电极ae_2gb和蓝色像素电极ae_2bb可以根据一定规则(例如，设定或预定规则)布置在第二显示区域100a2中。例如，红色像素电极ae_2rb和蓝色像素电极ae_2bb可以沿着第一方向dr1交替地且重复地布置，并且绿色像素电极ae_2gb和蓝色像素电极ae_2bb可以沿着第二方向dr2交替地且重复地布置。
196.红色像素电极ae_2rb在第一方向dr1上的宽度可以比红色像素电极ae_2rb在第二
方向dr2上的宽度大。绿色像素电极ae_2gb在第一方向dr1上的宽度可以比绿色像素电极ae_2gb在第二方向dr2上的宽度小。
197.图10a至图10d示出了位于第二显示区域100a2中的像素电极的布置、阻挡图案的透射部的形状以及共电极的开口的形状的示例，但是发明构思的实施例不限于此。如果仅阻挡图案的透射部和共电极的开口彼此叠置，则可以不同地修改像素电极的布置、阻挡图案的透射部的形状和共电极的开口的形状。
198.图10a至图10d示出了透射部bpo、bpoa、bpob和bpoc围绕开口ceo、ceoa、ceob和ceoc。然而，这仅是为了将透射部bpo、bpoa、bpob和bpoc与开口ceo、ceoa、ceob和ceoc区分开。发明构思的实施例不限于此。当在第三方向dr3上观看时，透射部bpo、bpoa、bpob和bpoc以及开口ceo、ceoa、ceob和ceoc可以基本上叠置。这可以意味着限定透射部bpo、bpoa、bpob和bpoc的阻挡图案bp、bpa、bpb和bpc的侧壁分别与限定开口ceo、ceoa、ceob和ceoc的共电极ce、cea、ceb和cec的侧壁在工艺误差范围内彼此叠置。
199.图11a是根据发明构思的一些实施例的显示层的剖视图。图11a可以是与图10a的线ii-ii'对应的部分的显示层的剖视图。在描述图11a时，与参照图8和图9描述的组件相同的组件由相同的附图标记表示，并且省略其描述。
200.当与图8和图9相比时，关于图11a示出的实施例在阻挡图案bpw方面是不同的。在图8和图9中的每者中，阻挡图案bp可以包括第一阻挡图案bp1和第二阻挡图案bp2。图11a中示出的阻挡图案bpw可以仅由第一阻挡图案bp1组成。例如，阻挡图案bpw可以位于第一绝缘层10与第二绝缘层20之间。例如，阻挡图案bpw与栅极gt位于同一层上，并且可以包括与栅极gt的材料相同的材料。
201.阻挡图案bpw可以是在去除共电极ce的一部分的工艺中用作掩模的图案。可以去除共电极ce的与阻挡图案bpw的透射部bpwo叠置的部分。在共电极ce的与透射部bpwo叠置的部分中，可以限定多个开口ceo。
202.图11b是根据发明构思的一些实施例的显示层的剖视图。图11b可以是与图10a的线ii-ii'对应的部分的显示层的剖视图。在描述图11b时，与参照图8和图9描述的组件相同的组件由相同的附图标记表示，并且省略其描述。
203.当与图8和图9相比时，图11b中示出的实施例在阻挡图案bpx方面是不同的。在图8和图9中的每者中，阻挡图案bp可以包括第一阻挡图案bp1和第二阻挡图案bp2。图11b中示出的阻挡图案bpx可以仅由第二阻挡图案bp2组成。例如，阻挡图案bpx可以位于第二绝缘层20与第三绝缘层30之间。例如，阻挡图案bpx与电容器cp(见图6)的第二电极e2(见图6)位于同一层上，并且可以包括与第二电极e2(见图6)的材料相同的材料。
204.阻挡图案bpx可以是在去除共电极ce的一部分的工艺中用作掩模的图案。可以去除共电极ce的与阻挡图案bpx的透射部bpxo叠置的部分。在共电极ce的与透射部bpxo叠置的部分中，可以限定多个开口ceo。
205.图11c是根据发明构思的一些实施例的显示层的剖视图。图11c可以是与图10a的线ii-ii'对应的部分的显示层的剖视图。在描述图11c时，与参照图8和图9描述的组件相同的组件由相同的附图标记表示，并且省略其描述。
206.当与图8和图9相比时，图11c中示出的实施例在阻挡图案bpy方面是不同的。阻挡图案bpy可以包括第一阻挡图案bpy1、第二阻挡图案bpy2和第三阻挡图案bpy3。图8和图9中
分别示出的第一阻挡图案bp1和第二阻挡图案bp2可以分别与图11c中示出的第一阻挡图案bpy1和第二阻挡图案bpy2对应。
207.第三阻挡图案bpy3可以位于第一阻挡图案bpy1下方。例如，第三阻挡图案bpy3可以位于阻挡层112br与缓冲层112bf之间。
208.第一阻挡图案bpy1、第二阻挡图案bpy2和第三阻挡图案bpy3可以彼此叠置。在第一阻挡图案bpy1中，限定第一透射部bpy1o，并且在第二阻挡图案bpy2中，可以布置第二透射部bpy2o。在第三阻挡图案bpy3中，可以布置第三透射部bpy3o。
209.在制造显示面板100(见图2)的工艺期间，去除共电极ce的与第一透射部bpy1o、第二透射部bpy2o和第三透射部bpy3o叠置的部分，使得可以形成共电极ce的开口ceo。因此，第一透射部bpy1o、第二透射部bpy2o、第三透射部bpy3o和共电极ce的开口ceo可以全部在第三方向dr3上叠置。
210.图11d是根据发明构思的一些实施例的显示层的剖视图。图11d可以是与图10a的线ii-ii'对应的部分的显示层的剖视图。在描述图11d时，与上述组件相同的组件由相同的附图标记表示，并且省略其描述。
211.参照图11d，阻挡层112br可以包括第一子阻挡层112br1和第二子阻挡层112br2。第一子阻挡层112br1可以位于基体层111上，并且第二子阻挡层112br2可以位于第一子阻挡层112br1上。
212.阻挡图案bpz可以包括第一阻挡图案bpz1、第二阻挡图案bpz2和第三阻挡图案bpz3。图8和图9中分别示出的第一阻挡图案bp1和第二阻挡图案bp2可以分别与图11d中示出的第一阻挡图案bpz1和第二阻挡图案bpz2对应。
213.第三阻挡图案bpz3可以位于第一阻挡图案bpz1下方。例如，第三阻挡图案bpz3可以位于第一子阻挡层112br1与第二子阻挡层112br2之间。
214.图12是根据发明构思的一些实施例的显示面板的平面图。
215.参照图12，在显示面板100-1中，可以限定显示区域100aa和外围区域100n。显示区域100aa可以与图1中示出的显示区域1000a对应。
216.显示区域100aa可以包括第一显示区域100a1a、第二显示区域100a2a和第三显示区域100a3a。第三显示区域100a3a可以位于第一显示区域100a1a与第二显示区域100a2a之间。第二显示区域100a2a可以是与电子模块200(见图2)叠置的区域，第三显示区域100a3a可以是与第二显示区域100a2a相邻的区域。
217.图13是示出图12的区域bb'的放大图的平面图。
218.参照图13，示出了多个第一像素电极ae_1a(在下文中，第一像素电极)、多个第二像素电极ae_2a(在下文中，第二像素电极)、多个第三像素电极ae_3a(在下文中，第三像素电极)、多个第一像素电路cc_1a(在下文中，第一像素电路)、多个第二像素电路cc_2a(在下文中，第二像素电路)以及多个第三像素电路cc_3a(在下文中，第三像素电路)。
219.第一像素电极ae_1a可以位于第一显示区域100a1a中，第二像素电极ae_2a可以位于第二显示区域100a2a中，并且第三像素电极ae_3a可以位于第三显示区域100a3a中。第一像素电极ae_1a之中的位于一个区域中的第一像素电极ae_1a的数量(或第一像素电极ae_1a的第一数量)比第二像素电极ae_2a之中的位于具有与所述一个区域的尺寸相同的尺寸的另一区域中的第二像素电极ae_2a的数量(或第二像素电极ae_2a的第二数量)以及第三
像素电极ae_3a之中的位于具有与所述一个区域的尺寸相同的尺寸的又一区域中的第三像素电极ae_3a的数量(或第三像素电极ae_3a的第三数量)中的每者大。第一显示区域100a1a的分辨率可以比第二显示区域100a2a和第三显示区域100a3a中的每者的分辨率高。第一像素电极ae_1a的密度可以比第二像素电极ae_2a和第三像素电极ae_3a中的每者的密度高。
220.第一像素电路cc_1a、第二像素电路cc_2a和第三像素电路cc_3a中的每者可以具有与参照图5描述的像素电路cc(见图5)的等效电路相同的等效电路。第一像素电路cc_1a可以分别电连接到第一像素电极ae_1a，第二像素电路cc_2a可以分别电连接到第二像素电极ae_2a，并且第三像素电路cc_3a可以分别电连接到第三像素电极ae_3a。
221.第一像素电路cc_1a可以位于第一显示区域100a1a中。第三像素电路cc_3a可以位于第三显示区域100a3a中。第二像素电路cc_2a可以与第二像素电极ae_2a间隔开。例如，第二像素电路cc_2a可以位于第三显示区域100a3a中。当在第三方向dr3上观看时，第一像素电路cc_1a可以分别与第一像素电极ae_1a叠置，第二像素电路cc_2a可以不与第二像素电极ae_2a叠置。第三像素电路cc_3a可以分别与第三像素电极ae_3a叠置。
222.显示面板100-1还可以包括用于将第二像素电极ae_2a分别电连接到第二像素电路cc_2a的连接线cl_1。连接线cl_1中的每条连接线cl_1可以包括透明导电材料。因此，可以减少或最小化由连接线cl_1引起的第二显示区域100a2a的透射率的劣化。
223.图14是沿着图13中示出的线iii-iii'截取的剖视图。
224.参照图13和图14，因为第六晶体管t6_2a包括在第二像素电路cc_2a中，所以第六晶体管t6_2a可以位于第三显示区域100a3a中。第二像素电极ae_2a可以通过连接线cl_1电连接到第六晶体管t6_2a。
225.连接线cl_1可以包括第一连接部clx和第二连接部cly。第一连接部clx和第二连接部cly中的每者可以包括透明导电材料。
226.第一连接部clx可以位于第五绝缘层50上。第一连接部clx可以穿过第五绝缘层50与第二连接电极cne2接触。
227.第六绝缘层61位于第五绝缘层50上，并且可以覆盖第一连接部clx。第六绝缘层61也可以位于第二显示区域100a2a中。第六绝缘层61可以是有机层，并且可以具有单层结构或多层结构。然而，发明构思的实施例不限于此。
228.第二连接部cly可以位于第六绝缘层61上。第二连接部cly可以穿过第六绝缘层61与第一连接部clx接触。
229.第七绝缘层71位于第六绝缘层61上，并且可以覆盖第二连接部cly。第七绝缘层71也可以位于第二显示区域100a2a中。第七绝缘层71可以是有机层，并且可以具有单层结构或多层结构。然而，发明构思的实施例不限于此。
230.第二像素电极ae_2a可以位于第七绝缘层71上。第二像素电极ae_2a可以穿过第七绝缘层71与第二连接部cly接触。
231.像素限定膜81位于第七绝缘层71上，并且可以覆盖第二像素电极ae_2a的一部分。在像素限定膜81中，限定开口。像素限定膜81的开口使第二像素电极ae_2a的至少一部分暴露。
232.发光层el可以位于第二像素电极ae_2a上。共电极ce可以位于发光层el上。共电极ce具有一体的形状，并且可以公共地位于多个像素中。在共电极ce中，可以限定开口ceo。共
电极ce的开口ceo可以与阻挡图案bp的透射部bpo叠置。
233.图15a、图15b和图15c是用于描述根据发明构思的一些实施例的用于制造电子装置的方法的图。
234.参照图15a，在基底sub上形成基体层111。此后，在基体层111上形成电路层112。形成电路层112的步骤可以包括形成晶体管t1、t2、t3、t4、t5、t6和t7(见图5)的步骤、形成电容器cp(见图5)的步骤以及形成具有透射部bpo的阻挡图案bp的步骤。阻挡图案bp可以位于基体层111上。
235.形成阻挡图案bp的步骤可以包括形成第一阻挡图案bp1的步骤和形成第二阻挡图案bp2的步骤。可以与栅极gt(见图6)在同一工艺中形成第一阻挡图案bp1，并且可以与第二电极e2(见图6)在同一工艺中形成第二阻挡图案bp2。
236.此后，在电路层112上形成发光元件层113_m。发光元件层113_m可以包括像素电极ae、分别位于像素电极ae上的发光层el以及连续位于发光层el上的共电极ce_m。
237.共电极ce_m可以形成在整个显示区域100a(见图2)之上，并且共电极ce_m可以形成在与阻挡图案bp的透射部bpo叠置的区域中。
238.参照图15b，示出了在制造工艺期间显示面板100m的背面的示例。可以设置阻挡图案bp以与第二显示区域100a2(见图4)叠置。
239.根据发明构思的一些实施例，激光照射区域lsa可以与第二显示区域100a2(见图4)叠置。即，第二显示区域100a2(见图4)可以全部被激光束扫描。阻挡图案bp阻挡激光束，使得可以能够防止共电极ce_m的与阻挡图案bp叠置的部分被激光束加热。阻挡图案bp的透射部bpo可以透射激光束。因此，共电极ce_m的与透射部bpo叠置的一些区域可以被激光束加热。
240.当通过在第二显示区域100a2(见图4)中的特定区域上选择性地照射激光束来对共电极ce_m的一部分进行图案化时，考虑到激光加工公差，会在比特定区域小的区域上照射激光束。因此，会减小形成在共电极ce_m中的开口的面积。然而，根据发明构思的一些实施例，因为阻挡图案bp阻挡激光束，所以可以在整个激光照射区域lsa上照射激光束，而不考虑激光加工公差。因此，形成在共电极ce_m中的开口ceo的面积可以变得比对比示例的形成在共电极ce_m中的开口ceo的面积大。结果，当通过在整个第二显示区域100a2(见图4)上照射激光束来执行图案化时，可以进一步改善第二显示区域100a2的透射率。
241.参照图15c，示出了去除共电极ce_m的与透射部bpo叠置的部分的步骤。在从基体层111朝向共电极ce_m的方向上照射激光束lr。可以通过激光束lr对共电极ce_m的与透射部bpo叠置的部分进行加热。即，共电极ce_m的一部分可以被加热并熔化。此后，可以对共电极ce_m的所述部分进行冷却。当共电极ce_m的已经被加热的部分被冷却时，可以去除共电极ce_m的部分ce_sp。
242.根据以上描述，共电极可以具有限定在其中的多个开口。因此，可以改善显示面板的与电子模块叠置的一些区域的透射率。另外，在共电极中形成多个开口的工艺中使用的激光束可以被其中限定有多个透射部的阻挡图案部分地阻挡，并且可以被部分地透射。当在共电极中形成多个开口时，可以在整个激光照射区域上照射激光束，而不需考虑激光加工公差。因此，根据发明构思的一些实施例的形成在共电极中的开口的面积可以比考虑到开口的形状和激光加工公差而形成的开口的面积大。结果，可以进一步改善显示面板的一
些区域的透射率。
243.尽管已经参照发明构思的一些示例实施例描述了发明构思的方面，但是本领域技术人员将理解的是，在不脱离如权利要求中阐述的发明构思的精神和范围的情况下，可以在其中进行形式和细节上的各种修改和改变。因此，根据发明构思的实施例的技术范围不旨在限于说明书的详细描述中阐述的内容，而是旨在由所附权利要求和它们的等同物限定。