一种覆晶薄膜、goa驱动方法及显示装置
技术领域
1.本技术一般涉及显示技术领域，具体涉及一种覆晶薄膜、goa驱动方法及显示装置。


背景技术：

2.近年来，显示产品为了追求更稳定的画面，更流畅的动态画面表现，以及更好的游戏体验，高刷新率手机产品的市占率逐渐升高。然而高帧率意味着每帧的显示时间减小，在分辨率不变的情况下，pixel的充电时间随之减小，在帧率较高时，则可能存在充电时间不足的问题。为了解决pixel充电不足的问题，目前会采用提升产品的驱动电压，加快pixel的充电速度。
3.然而当驱动电压增大时，cof bonding位置处于高电位的bonding pin中acf导电胶中的金属ni离子在高温高湿(85℃，85％r.h.)环境下易产生电化学腐蚀ni-2e＝ni^2+，从而导致ni镀层缺失，由于cof bonding pin面积较小，目前常用pin宽度为12um，gap为18um，长度也仅有0.4mm，导电粒子数量有限，在长时间作用下，导致产品失效。


技术实现要素：

4.鉴于现有技术中的上述缺陷或不足，期望提供一种覆晶薄膜、goa驱动方法及显示装置，可以有效解决高ppi时bonding位置处的金属腐蚀导致的产品失效问题。
5.第一方面，本技术提供了一种覆晶薄膜，包括阵列设置的多个引脚，所述引脚包括信号端子和冗余端子，若干个相邻设置的引脚形成第一引脚区，其中，
6.所述第一引脚区内的所述信号端子为双引脚信号，所述双引脚信号中相邻所述引脚对应同一信号；
7.所述第一引脚区的两侧分别为所述冗余端子。
8.可选地，所述第一引脚区内所述双引脚信号的两侧中至少一侧为所述冗余端子。
9.可选地，所述第一引脚区中的各个所述信号端子的高电平占比均大于第一阈值，所述高电平占比为一帧时间内该信号与相邻信号对比处于高电平的时间占比。
10.可选地，所述第一引脚区的所述信号端子包括cn、vgh、vcom中的一种或多种。
11.可选地，还包括若干个相邻设置的引脚形成的第二引脚区，第二引脚区的两侧分别设置有所述冗余端子，所述第二引脚区的高电平占比小于所述第一引脚区的高电平占比，所述第二引脚区中的各个所述信号端子的高电平占比均大于第二阈值。
12.可选地，所述第二引脚区的所述信号端子包括en_touch、cnb中的一种或多种。
13.可选地，还包括若干个相邻设置的引脚形成的第三引脚区，所述第三引脚区的至少一侧上设置有所述冗余端子，所述第三引脚区中的各个所述信号端子的高电平占比均大于第三阈值。
14.可选地，所述第三引脚区中的所述信号端子包括ck、ckb、muxr中的一种或多种。
15.可选地，相邻两引脚区在相邻位置处共用同一所述冗余引脚。
16.可选地，所述冗余端子为高阻状态或者高电平状态。
17.第二方面，本技术提供了一种覆晶薄膜行驱动方法，采用如以上任一所述的覆晶薄膜，所述方法包括：
18.在一帧图像的显示阶段，控制goa单元的本级扫描信号输入的第一电压端为高电平信号，下一级扫描信号输入的第二电压端为低电平信号，触控信号输入的触控使能端为低电平信号；
19.在一帧图像的触控阶段，控制goa单元的本级扫描信号输入的第一电压端为低电平信号，下一级扫描信号输入的第二电压端为低电平信号，触控信号输入的触控使能端为高电平信号。
20.可选地，所述方法还包括：
21.在高频驱动时序中插入部分低电压时序，以实现低频驱动，具体包括：
22.在一帧图像的消隐阶段，控制goa单元的本级扫描信号输入的第一电压端为低电平信号，下一级扫描信号输入的第二电压端为低电平信号，触控信号输入的触控使能端为低电平信号。
23.第三方面，本技术提供了一种显示装置，包括如以上任一所述的覆晶薄膜。
24.本技术的实施例提供的技术方案可以包括以下有益效果：
25.本技术实施例提供的覆晶薄膜，通过优化pin的布置方式，减少绑定区的金属腐蚀，降低引脚与引脚之间的电压差以及高压差的持续时间；结合对于驱动信号的时序进行优化，进一步提高优化效果，避免金属腐蚀导致不良；达到在不影响充电率的情况下，解决高频产品在高温高湿信赖下的异常显示的问题，提高产品的可靠性。
附图说明
26.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
27.图1为本技术的实施例提供的显示装置不良时的切片示意图；
28.图2为本技术的实施例提供的bonding区的元素图谱；
29.图3为本技术的实施例提供的一种覆晶薄膜的位置示意图；
30.图4为现有技术中一种pin分布的位置示意图；
31.图5为本技术的实施例提供的一种pin分布的位置示意图；
32.图6为对应图4的信号时序图；
33.图7为对应图5的信号时序图；
34.图8为本技术的实施例提供的一种冗余信号的时序图；
35.图9为本技术的实施例提供的一种goa电路的示意图；
36.图10为本技术的实施例提供的一种goa级联的示意图；
37.图11为本技术的实施例提供的另一种信号时序图；
38.图12为图11的对比信号时序图。
具体实施方式
39.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描
述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
40.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
41.显示面板，在制备时需要进行邦定，其主要是将面板和cof(覆晶薄膜)以及fpc(柔性电路板)等通过金手指连接在一起，使面板具有通电、显示、触摸等功能。cof(覆晶薄膜，chip on film)技术通常将驱动电路制作在覆晶薄膜上，覆晶薄膜直接与显示面板连接实现驱动电路和显示面板的电连接。cog技术通常需要在显示面板上绑定ic(integrated circuit，集成电路)，一般利用cog(chip on glass，固定于玻璃基板上的芯片)绑定方式，从而实现ic与玻璃基板上引线的电连接。在本技术实施例中以cof进行示例性说明。
42.bonding，又叫邦定或绑定，在邦定工艺中，在邦定结构覆盖一层acf(anisotropic conductive film，异方性导电胶膜)，然后将控制电路板与显示基板对位、真空吸附，并通过二者的连接端经对接加压加热方式而达到固化接点，从而实现连接。
43.在现有的高ppi产品上，例如，在goa驱动时，所有信号拉高时tft为打开状态，电压为vgh电压，目前高频时为保证充电率可以使用+10v(在本技术实施例中以+10v为示例性描述，还可以包括其他电位，例如+9v)，拉低时为关断状态，电压为vgl电压，使用-8v。因需要使用120hz高频，产品的驱动电压vgh由原始低频的+8v提升到+10v，goa(gate driver on arra；阵列基板行驱动技术)的关断电压仍然保持-8v。导致部分bonding pin(引脚)与周边pin存在10v或18v的高电压差，同时该电压差持续时间长，在高温高湿运行时均出现花屏异显不良。
44.经过分析，发现在cof bonding位置部分高电压pin处出现bonding粒子偏少，进行acf切片均发现出现ni镀层缺失的现象，最终导致bonding电阻增大，ic信号无法传输至panel内部，导致显示异常。根据实际产品不良情况，电压差在该不良中的权重更大，其次为高电压差的保持时间，图1为实际不良品的切片结果，图2为实际不良的元素图谱，从图2中可明显看到ni镀层的缺失情况。
45.请详见图3，一种覆晶薄膜，包括阵列设置的多个引脚，所述引脚包括信号端子和冗余端子dummy，若干个相邻设置的引脚形成第一引脚区d1，其中，所述第一引脚区d1内的所述信号端子为双引脚信号10，所述双引脚信号10中相邻所述引脚对应同一信号；所述第一引脚区d1的两侧分别为所述冗余端子dummy。
46.所述第一引脚区d1内所述双引脚信号10的两侧中至少一侧为所述冗余端子dummy。需要说明的是，在本技术实施例中，双引脚信号10为相邻的两个信号引脚组成的一组引脚，一组引脚中为相同的输入或者输出信号。双引脚信号10可以为现有cof中引脚中采用双引脚的电源端，第一电源端vgh和第二电源端vgl，还可以为根据本技术的设计原理，对于高电平占比高于第一阈值的信号端子，将其设置为双引脚信号10。
47.例如，现有技术中对于goa单元的第一电压端cn为单引脚设置，在本技术实施例中，将第一电压端设置为双pin，即两相邻引脚作为第一电压端的信号端子。通过将现有技术中的高电平占比较高的信号设置在一个区域内，可以有效降低相邻两个引脚之间的电压差以及高电压差的持续时间，防止在绑定位置的金属腐蚀。
48.在本技术实施例中，所述第一引脚区d1中的各个所述信号端子的高电平占比均大
于第一阈值，所述高电平占比为一帧时间内该信号与相邻信号对比处于高电平的时间占比。需要说明的是，在本技术实施例中，高电平为逻辑高电平，为相邻两信号进行比较，该信号比其他信号的电平处于高位，该信号的电平有2个状态量，不代表全文中高电平和低电平具有特定的数值。即，高电平占比为在一帧时间内该信号的电平比相邻信号的电平处于高位的时间占比。
49.例如，在一帧时间内高电平时间占比超过70％时，以60hz为时间周期，拉高时间大于12ms的信号使用双pin设计，并将其设置在第一引脚区d1内。需要说明的是，在不同的刷新率时，可以采用不同的阈值取值，本技术实施例中，仅为示例性说明，本技术对于取值并不限制。
50.可选地，所述第一引脚区d1的所述信号端子包括cn、vgh、vcom中的一种或多种。值得注意的是，本技术实施例中第一引脚区d1的信号包括但不限于以上三种，在不同器件和应用场景中，还可以包括其他的信号端子，当然，还可以不包括该三种示例性的信号端子。
51.例如，第一引脚区d1的信号端子cn、vgh的高电平占比均超过第一阈值，则第一引脚区d1中引脚的排序可以设置方式为dummy/cn/cn/vgh/vgh/dummy。若在pin有空间的情况下，无法插入过多dummy信号的情况下，可将长高信号排布在一起，优选的还可以设置为dummy/cn/cn/dummy/vgh/vgh/dummy。
52.需要说明的是，在本技术实施例中，优选地采用双引脚信号10设置，在采用双引脚信号10的情况下，考虑在双引脚信号10左右两侧设置冗余端子dummy，在pin有限的情况下，还可以仅考虑在第一引脚区d1的两侧进行设置。
53.图4中示出了一种现有技术中的bonding区的pin的部分分布图，图5中示出了针对现有技术中的pin通过本技术的技术方案进行优化后的分布图。图6为对应图4中pin分布的部分信号的驱动时序；图7为对应图5中pin分布的部分信号的驱动时序。
54.对于第一电压端cn，在现有技术中未采用双引脚设置，如图6所示，因此导致在帧率real 120hz或60hz状态下，cn信号一直处于拉高状态，与周边信号压差均为10v，以60hz为时间周期，其保持时间达到了16.67ms，所以现有技术在信赖性测试中均出现了cn信号异常的问题。在本技术实施例中对诸如cn信号这种长期处于拉高状态的信号使用双pin设计，如图5所示，同时两侧增加dummy信号用以确保信赖性后的bonding状态。该设计在信赖性测试中均为通过状态，获得了客户端的认可。
55.在本技术实施例中，还包括若干个相邻设置的引脚形成的第二引脚区d2，第二引脚区d2的两侧分别设置有所述冗余端子dummy，所述第二引脚区d2的高电平占比小于所述第一引脚区d1的高电平占比，所述第二引脚区d2中的各个所述信号端子的高电平占比均大于第二阈值。
56.需要说明的是，在本技术实施例中，第二引脚区d2内的引脚可以为双引脚信号10也可以为单引脚信号。例如，双引脚信号10的公共电压端vcom，单引脚信号的en_touch。在该区域内可以包括一种信号或者多种信号，本技术对此不进行限制。在该区域内，若包括多种信号，可以在每一信号两端设置冗余端子dummy，在pin有限的情况下，可以仅在该区域的两端设置冗余端子dummy。
57.示例性地，第二阈值为在一帧时间内高电平时间占比超过40％，以60hz为时间周期，拉高时间大于7ms的信号需要双侧增加dummy信号设计，例如en_touch信号。
58.在现有技术中en_touch信号两侧均为有效信号，如图5所示，一侧为clk信号，一侧为muxr信号，其与周边两侧信号的压差一直保持为18v，同时该信号处于高电压差的保持时间达到7.75ms(以帧率60hz的一帧时间作为总时间)，所以在该帧率下，en_touch信号的不良率达到了21.9％。
59.通过本技术实施例中采用en_touch信号两侧均增加dummy信号，dummy信号设定为高阻状态，减小信号与周边信号的电压差，在信赖性测试中，在客户端及厂内均为通过状态，得到了客户端的认可。
60.可选地，所述第二引脚区d2的所述信号端子包括en_touch、cnb中的一种或多种。值得注意的是，本技术实施例中第二引脚区d2的信号包括但不限于以上几种，在不同器件和应用场景中，还可以包括其他的信号端子，当然，还可以不包括该多种示例性的信号端子。
61.在本技术实施例中，还包括若干个相邻设置的引脚形成的第三引脚区d3，所述第三引脚区d3的至少一侧上设置有所述冗余端子dummy，所述第三引脚区d3中的各个所述信号端子的高电平占比均大于第三阈值。
62.示例性地，第三阈值为在一帧时间内高电平时间占比超过24％，60hz下拉高时间大于4ms的信号需要单侧增加dummy信号设计，例如muxr信号等。
63.在帧率为real 120hz或60hz时，在现有技术方案中，muxr信号与周边信号压差为18v，同时维持时间较长为4.17ms，在18v压差中保持时间最长，所以在该模式下信赖性下存在muxr信号ng的问题。通过本技术实施例中，在muxr单侧增加dummy信号，实际信赖性中该信号未出现ni镀层消失问题，通过了客户端的认证。
64.可选地，所述第三引脚区d3中的所述信号端子包括ck、ckb、muxr中的一种或多种。值得注意的是，本技术实施例中第三引脚区d3的信号包括但不限于以上几种，在不同器件和应用场景中，还可以包括其他的信号端子，当然，还可以不包括该多种示例性的信号端子。
65.本技术中通过对于不同信号的pin通过按照高电平时间占比的不同进行分区，对于高电平占比较高的信号采用双pin的设置并在双引脚信号10的两端设置冗余端子dummy，对于高电平占比次之的信号采用分别在分区的两端设置冗余端子dummy，对于较低的高电平占比的信号，可以采用仅在一侧设置冗余端子dummy。
66.本技术的此发明构思的基础上，可以根据不同pin数量的限制来进行适当的调整，例如在pin有限的情形下，相邻两引脚区在相邻位置处共用同一所述冗余引脚。通过降低pin与pin之间的高电平差以及高电平差的持续时间，有效防止高温高湿环境下的金属腐蚀，提高产品可靠性，保证产品性能。
67.另外需要说明的是，在本技术实施例中，第一引脚区d1、第二引脚区d2、第三引脚区d3中每个分区的数量可以设置一个或者多个，通过引脚区和引脚区相邻可以减少冗余引脚的数量。对于每一引脚区内的引脚数量也不进行限制，可以根据pin总数量上进行优化设置。例如，在第二引脚区d2内设置多个信号端子，由于每个信号端子的高电平占比接近，因此可以降低相邻引脚之间的电压差或者高电压差的持续时间以减少金属腐蚀。
68.还比如，将原设置为第二引脚区d2内的多个信号端子，分布于两个区域内，将该两个区域分别位于第二引脚区d2的两侧，可以减少冗余端子dummy的数量。适用于pin有限的
情形。以上为示例性说明，可以通过设置不同分区的方式实现本技术的发明构思。
69.在本技术的一个实施例中，所述冗余端子dummy为高阻状态或者高电平状态。高阻状态可以设置为pin悬空。通过pin悬空，在信号实测电压在0v左右，良率得到大幅度提升。可以避免在接入其他低电平信号时，导致cn信号与两侧信号压差长期处于高电压差状态，有效避免cn不良。图8中示出了冗余端子在低电平(dummy vgl)、高阻状态(dummy hiz)、高电平(dummy vgh)时对应的波形图。
70.另外，还可以将dummy信号设定为高电平状态，在该状态下，cn信号这种长期处于拉高状态的信号与dummy信号间的压差保持为0v，不存在电化学腐蚀。对于en_touch/muxr这种有高有低状态的信号而言，当其为拉低状态时，dummy信号为高，发生电化学腐蚀的信号为dummy信号，因dummy pin未连接有效信号，所以其不影响产品性能；当其为拉高状态时，与dummy信号压差为0v，不存在电化学腐蚀。
71.需要说明的是，本技术实施例中，对于不同位置处的冗余端子dummy接入的信号可以设置为不同信号，例如在cn端子的两端接入vgh状态的高电平，在en_touch/muxr这种有高有低状态的信号的两侧设置高阻状态的冗余端子dummy。
72.在本技术实施例中，goa(gate driver on array，阵列基板行驱动)技术是目前显示面板中最常用的一种栅极驱动电路技术，是通过光刻工艺将栅极驱动电路直接集成在显示面板的阵列基板上。本技术实施例中goa的制备方式可以采用现有技术中的方案，本技术在此不再赘述。goa电路可以为2t1c、3t1c、6t1c、7t1c、8t1c等具体的goa单元，本技术对此并不限制。
73.图9为本技术实施例中提供的一种触控显示面板的11t2c goa单元的电路原理图，该goa单元具有两个时钟信号端ck以及ckb、两个输入信号端stv以及reset和两个电压端cn、cnb。其中信号ck和信号ckb为互补信号，vgl为直流低电平信号，第一电压端cn和第二电压端cnb为实现正反扫的控制电压端。
74.图10为多个图1所示的goa单元级联形成的goa电路的示意图，其中，一级goa单元的stv连接上一级goa单元的输出端out，reset连接下一级goa单元的输出端。该goa电路可以实现正反扫，具体的若cn为高电平，cnb为低电平，则goa电路实现正向扫描，此时stv为正向扫描的信号输入端；若cn为低电平，cnb为高电平，则goa电路实现反向扫描，此时reset为反向扫描的信号输入端。
75.在本技术实施例中，goa单元还包括触控使能信号en_touch，第n级goa单元输出output信号后，进入touch阶段，touch阶段结束后，再次进入显示阶段，第n+1级goa单元继续输出output_n+1信号。
76.需要说明的是，在本技术实施例中，goa单元还可以包括其他信号端子，例如第一输入端input1、第二输入端input2、栅输出端gout、使能输出端eout、第一信号端gck、第二信号端gcb、第三信号端eck、第四信号端ecb、第一电源端vgh和第二电源端vgl。本技术在此不进行赘述，视不同器件和不同应用场景，可以选择不同的信号端。
77.在显示过程中通过goa电路输出栅极扫描信号，逐行(或逐列或以其它预设方式)扫描访问各像素单元，goa电路用于产生像素单元的栅极扫描信号，每个goa单元作为一个移位寄存器将栅极扫描信号依次传递给下一goa单元，逐行开启tft开关，完成像素单元的数据信号输入。
78.本技术提供了一种覆晶薄膜行驱动方法，采用如以上任一所述的覆晶薄膜，所述方法包括：如图7所示，
79.在一帧图像的显示阶段，控制goa单元的本级扫描信号输入的第一电压端为高电平信号，下一级扫描信号输入的第二电压端为低电平信号，触控信号输入的触控使能端为低电平信号；
80.在一帧图像的触控阶段touch，控制goa单元的本级扫描信号输入的第一电压端为低电平信号，下一级扫描信号输入的第二电压端为低电平信号，触控信号输入的触控使能端为高电平信号。
81.在本技术的研究中发现，ni镀层缺失的另一个重要因素为高电压差持续时间长，所以可考虑减小高电压信号的拉高时间从而减小ni镀层缺失的概率。在帧率为real 120hz或60hz时，如图8所示，与图5对比，cn/cnb在touch区间进行拉低，减少信号的拉高时间，在回归验证中，均使用了以上timing优化时序，均通过了客户端的认证。
82.显示屏基于整机终端不同的应用场景，需要以不同的刷新频率进行显示，例如，普通画面采用60hz刷新频率进行显示，游戏模式采用120hz或者更高的刷新频率进行显示，还有其他一些应用场景需要采用90hz或者其他刷新频率进行显示。
83.可选地，所述方法还包括：
84.在高频驱动时序中插入部分低电压时序，以实现低频驱动，通过在每个显示驱动周期中，为不同的刷新频率提供对应数量的显示脉冲至对应的像素驱动电路。
85.需要说明的是，在本技术实施例种，将消隐阶段设置在一帧图像完成显示阶段和触控阶段后，插入消隐阶段，通过消隐阶段替代高频驱动时的高频波形，因此在高频阶段和低频阶段在显示阶段和触控阶段的驱动方式不变。实现从高频信号到低频信号的转换，通过在一帧图像的后时序插入消隐阶段，可以有效快速实现高频与低频的转换，不存在亮度差或者闪屏现象，而且仅更改了显示脉冲的数量，并不需要切换goa时序，也不会引起数据信号的写入时间发生变化。
86.具体包括：
87.如图11所示，在一帧图像的消隐阶段，控制goa单元的本级扫描信号输入的第一电压端为低电平信号，下一级扫描信号输入的第二电压端为低电平信号，触控信号输入的触控使能端为低电平信号。
88.在本技术中，在一帧图像中插入消隐阶段，可以实现高频与低频之间的转换，例如120hz的高频驱动通过出入消隐阶段转换为60hz模式，本实施例中，在消隐阶段，采用对于信号进行调整，如图11所示，与图12对比，cn/cnb在touch区间进行拉低，减少信号的拉高时间，在该模式下，cn信号的拉高时间可减少8ms左右，大大降低了cn信号电化学腐蚀的速度；en_touch信号在porch区间进行拉低，拉高时间减少了7ms左右。
89.另外需要说明的是，为了进一步降低goa在邦定区的金属腐蚀，还可以采用降低走线负载的方式，通过降低第一电源端vgh的电压值，在满足充电率的情况下，也可以通过降低vgh驱动电压的方式降低pin与pin之间的电压差。
90.对应的在fpc的绑定区参考覆晶薄膜的pin的布置方式进行排布规则进行优化。本技术在此不再赘述。
91.本技术还提供了一种显示装置，包括如以上任一所述的覆晶薄膜。
92.显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该触控显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
93.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
94.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
95.除非另有定义，本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的，不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件，也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式，除非该特征在该另一个实施方式中不适用或是另有说明。
96.本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。