1.本公开涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路及显示装置。


背景技术：

2.goa(gate drive on array，阵列基板上栅极驱动)技术，是一种将栅极驱动电路集成于阵列基板，从而取代栅极驱动芯片以降低功耗和成本的技术。
3.goa电路中所用的薄膜晶体管其有源层材料可选用a-si(非晶硅)、ltps(低温多晶硅)、igzo(indium gallium zinc oxide，氧化铟镓锌)等。大尺寸显示屏通常选用有源层材料为igzo的薄膜晶体管作为goa电路中的薄膜晶体管，但当显示器尺寸以及分辨率进一步增大时，需要选用具有更高迁移率的氧化物材料薄膜晶体管应用于goa电路。
4.发明人发现，当选用高迁移率的氧化物材料薄膜晶体管应用于goa电路时，薄膜晶体管易发生负偏波动，造成薄膜晶体管产生漏电流，而影响goa电路的工作性能。


技术实现要素：

5.有鉴于此，本公开的目的在于提出一种移位寄存器单元、栅极驱动电路及显示装置。
6.基于上述目的，本公开提供了一种移位寄存器单元，包括：
7.输入电路，用于根据输入信号对上拉节点进行充电；
8.第一下拉控制电路，用于根据第一电源电压信号控制第一下拉节点的电位；
9.第一下拉电路，用于在所述上拉节点的电位的控制下，根据第一电平信号下拉所述第一下拉节点的电位；
10.第一辅助控制电路，用于在所述第一下拉节点的电位的控制下，根据所述第一电平信号下拉所述上拉节点的电位；
11.输出电路，用于在所述上拉节点的电位的控制下，根据时钟信号输出输出信号；以及，
12.漏电补充电路，用于在所述输出信号的控制下，通过所述第一辅助控制电路对所述上拉节点进行电流补充。
13.可选的，所述第一辅助控制电路包括：
14.第一晶体管，其控制极与所述第一下拉节点连接，其第一极与所述上拉节点连接，其第二极与所述漏电补充电路连接；
15.第二晶体管，其控制极与所述第一下拉节点连接，其第一极与所述第一晶体管的第二极连接，其第二极用于接收所述第一电平信号。
16.可选的，所述漏电补充电路包括：
17.第三晶体管，其控制极和第一极用于接收所述输出信号，其第二极与所述第一晶体管的第二极连接。
18.可选的，所述输出信号包括第一输出信号；所述输入电路包括：
19.第四晶体管，其控制极与所述上拉节点连接，其第一极用于接收所述时钟信号，其第二极用于输出所述第一输出信号；
20.自举电容，其一端与所述上拉节点连接，另一端与所述第四晶体管的第二极连接。
21.可选的，所述输出信号包括第二输出信号；所述输出电路还包括：
22.第五晶体管，其控制极与所述上拉节点连接，其第一极用于接收所述时钟信号，其第二极用于输出所述第二输出信号；
23.其中，所述第四晶体管的第二极或所述第五晶体管的第二极，与所述第三晶体管的控制极和第一极连接。
24.可选的，还包括第一复位电路，所述第一复位电路包括：
25.第六晶体管，其控制极用于接收第一复位信号，其第一极与所述上拉节点连接，其第二极与所述第三晶体管的第二极连接；
26.第七晶体管，其控制极用于接收第一复位信号，其第一极与所述第六晶体管的第二极连接，其第二极用于接收所述第一电平信号。
27.可选的，还包括第二复位电路，所述第二复位电路包括：
28.第八晶体管，其控制极用于接收第二复位信号，其第一极与所述上拉节点连接，其第二极与所述第三晶体管的第二极连接；
29.第九晶体管，其控制极用于接收第二复位信号，其第一极与所述第八晶体管的第二极连接，其第二极用于接收所述第一电平信号。
30.可选的，还包括：
31.第二下拉控制电路，用于根据第二电源电压信号控制第二下拉节点的电位；
32.第二下拉电路，用于在所述上拉节点的电位的控制下，根据第一电平信号下拉所述第二下拉节点的电位；以及，
33.第二辅助控制电路，用于在所述第二下拉节点的电位的控制下，根据所述第一电平信号下拉所述上拉节点的电位。
34.可选的，所述第二辅助控制电路，包括：
35.第十晶体管，其控制极与所述第二下拉节点连接，其第一极与所述上拉节点连接，其第二极与所述漏电补充电路连接；
36.第十一晶体管，其控制极与所述第二下拉节点连接，其第一极与所述第十晶体管的第二极连接，其第二极用于接收所述第一电平信号。
37.本技术实施例还提供了一种栅极驱动电路，包括多个级联的所述的移位寄存器单元。
38.本技术实施例提供了一种显示装置，包括上述实施例中所述的栅极驱动电路。
39.从上面所述可以看出，本公开提供的移位寄存器单元、栅极驱动电路及显示装置，包括第一辅助控制电路和漏电补充电路，漏电补充电路在输出信号的控制下，通过第一辅助控制电路对上拉节点进行电流补充，从而减少第一辅助控制电路中各晶体管的漏电，进而改善上拉节点漏电及不能保持的现象。
附图说明
40.为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为本公开实施例不同迁移率晶体管的电流差异示意图；
42.图2为一种移位寄存器单元的电路结构示意图；
43.图3为图2所示移位寄存器单元的时序控制示意图；
44.图4为本公开实施例高迁移率晶体管的波形异常示意图；
45.图5为本公开实施例高迁移率晶体管的波形异常第二示意图；
46.图6为本公开实施例所述移位寄存器单元的结构框图；
47.图7为本公开实施例所述移位寄存器单元的电路结构示意图；
48.图8为本公开实施例所述移位寄存器单元的另一结构框图；
49.图9为本公开实施例所述移位寄存器单元的另一电路结构示意图；
50.图10为本公开实施例所述移位寄存器单元的又一结构框图；
51.图11为本公开实施例所述移位寄存器单元的又一电路结构示意图；
52.图12为本公开实施例所述移位寄存器单元的再一电路结构示意图；
53.图13为本公开实施例所述移位寄存器单元的时序控制示意图；
54.图14为本公开实施例所述移位寄存器单元的波形示意图；
55.图15为本公开实施例所述移位寄存器单元的另一波形示意图；
56.图16为本公开实施例所述栅极驱动电路的结构框图；
57.图17为本公开实施例所述栅极驱动电路的输出波形示意图。
具体实施方式
58.为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
59.需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
60.本技术实施例提供了一种显示装置，该显示装置可以为手机、电脑、电视、显示器、车载显示装置、触控一体机或会议大屏等需要进行内容显示的装置，显示装置包括液晶显示面板。
61.液晶显示面板包括阵列基板(array)、彩膜基板(cf)以及液晶层(lc)，在阵列基板和彩膜基板对盒(cell)后，液晶层填充于阵列基板和彩膜基板之间。液晶显示面板包括显
示区(active aera，简称aa区)和非显示区，显示区为用于进行显示的区域，其中设置有阵列排布的多个像素单元；非显示区设置于显示区的周边区域。
62.阵列基板在显示区内设置有控制像素单元显示的像素电路，像素电路包括垂直交叉设置的多根栅线和多根数据线，还包括连接于栅线和数据线之间的薄膜晶体管，薄膜晶体管对应像素单元设置，因此该薄膜晶体管在本文中被称为像素晶体管，像素晶体管在输入第二导通电平时导通。位于同一行像素单元的像素晶体管连接同一根栅线，位于同一列像素单元的像素晶体管连接同一根数据线。
63.阵列基板在非显示区设置有与栅线相连的栅极驱动电路，以及与数据线连接的数据驱动电路。其中，栅极驱动电路包括多个级联的移位寄存器单元。在液晶显示面板的显示过程中，通过栅极驱动电路输出栅极扫描信号来逐行扫描访问像素阵列中的各像素单元；数据驱动电路可以将需要显示的显示数据转换成数据电压信号，在每一行栅线被扫描的同时，数据驱动电路通过各条数据线将数据电压信号写入该行的像素电路，以点亮该行像素单元，最终实现整个显示区的显示。
64.如背景技术所述，为进一步增大显示器尺寸以及分辨率，需要选用具有更高迁移率的氧化物材料薄膜晶体管应用于goa电路。如图1所示，以迁移率(mobility)为mob＝30和mob＝10的两个晶体管为例，当二者的阈值电压vth相同，例如均为-1v时，晶体管栅源极之间的电压vgs＝0，二者的电流id相差100倍，这使得上拉节点pu即使在不放电的情况下，晶体管m8也会发生负偏移，从而导致上拉节点pu漏电或不能保持，使得上拉节点pu的电量不足，进一步导致输出信号output不足。
65.具体的，如图2、图3所示：在t1时段，input输入高电平信号，晶体管m1打开，为上拉节点pu充电；晶体管m7(a、b)打开，下拉节点(pd1、pd2)放电；晶体管m6(a、b)打开，下拉节点(pd1、pd2)放电，下拉节点(pd1、pd2)的电位为电平信号端lvgl的电位-11v；晶体管m8(a、b)关闭，上拉节点pu停放电。
66.在t2时段，input输入低电平信号，clk输入高电平信号，晶体管m1关闭，上拉节点pu停止充电；晶体管m7(a、b)关闭，下拉节点(pd1、pd2)停止放电。晶体管m8(a、b)关闭，晶体管m8(a、b)的阈值电压vth＝-1v，vgs＝1v，上拉节点pu放电；晶体管m6(a、b)从打开到关闭，下拉节点(pd1、pd2)弱放电，下拉节点(pd1、pd2)的电位从-11v逐渐被拉至电平信号端vgl的电位；晶体管m3和m11打开，gout和out_c应输出高电平信号。
67.在上述过程中，对于晶体管m8来说，由于其vgs＝pd-lvgl＝-11-(-11)＝0v，从而使得vgs(0v)》vth(-1)，从而使得晶体管m8漏电，导致上拉节点pu发生漏电以及电位不能保持的现象，如图4、图5所示。这会导致gout和out_c应输出的高电平信号的电位不足。
68.鉴于此，本公开实施例提供了一种移位寄存器单元、栅极驱动电路及显示装置，用于解决上拉节点漏电和不能保持的问题。
69.在本技术实施例中，栅极驱动电路采用goa(gate driver on array，阵列基板行驱动)设计，即将栅极驱动电路集成在显示面板的阵列基板上，替代由外接硅片制作的驱动芯片，可以省掉gate ic(gateintegrated circuit，栅极驱动集成电路)部分以及扇出型(fanout)布线空间，以简化阵列基板的结构。利用goa技术集成在阵列基板上的栅极驱动电路也称为goa电路。
70.栅极驱动电路包括级联的多级移位寄存器单元，当前级移位寄存器单元输出信号
除了输出驱动本行像素单元的像素晶体管外，还输出至上一级移位寄存器单元(如果有的话)，作为上一级移位寄存器单元的复位信号；还输出至下一级移位寄存器单元(如果有的话)，作为下一级移位寄存器单元的输入信号。在整个栅极驱动电路中，第一级移位寄存器单元的输入信号是帧起始信号stv，而且不输出复位信号。最后一级移位寄存器单元连接一级冗余移位寄存器单元(dummy goa)，实现最后一级移位寄存器单元的复位。由此可以看出，级联的多级移位寄存器单元互相影响，产生移位脉冲信号，实现对像素阵列进行逐行扫描。
71.下文以栅极驱动电路中的第n级移位寄存器单元为例对移位寄存器单元进行说明，为了便于进行描述与说明，第n级移位寄存器单元为处于级联关系中间位置的移位寄存器单元，也就是说，第n级移位寄存器单元不是第一级移位寄存器单元或者最后一级移位寄存器单元；第n-1级和第n+1级移位寄存器单元均在栅极驱动电路中存在。
72.需要说明的是，本技术实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，薄膜晶体管可以是氧化物半导体晶体管。根据在电路中的作用，本技术实施例所采用的晶体管主要为开关晶体管。由于开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的，本文将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极，将栅极称为控制极。
73.图6为本公开实施例提供的一种移位寄存器单元的结构框图。如图6所示，所述移位寄存器单元包括输入电路1、输出电路2、第一下拉控制电路3、第一下拉电路4、第一辅助控制电路5以及漏电补充电路6。
74.输入电路1分别与信号输入端input以及上拉节点pu连接，其用于根据输入信号对上拉节点pu进行充电。
75.如图7所示，在一些实施例中，输入电路1包括第十二晶体管m1，第十二晶体管m1的控制极和第一极与信号输入端input连接，用于接收输入信号；第十二晶体管m1的第二极与上拉节点pu连接，当信号输入端input输入高电平信号时，第十二晶体管m1打开，通过第十二晶体管m1为上拉节点pu充电。
76.第一下拉控制电路3分别与第一电源电压输入端vdda、第一下拉节点pd_a连接，其用于根据第一电源电压输入端vdda输入的第一电源电压信号控制第一下拉节点pd_a的电位。
77.如图7所示，在一些实施例中，第一下拉控制电路3包括第十三晶体管m5a，第十三晶体管m5a的控制极和第一极与第一电源电压输入端vdda连接，用于接收第一电源电压信号；第十三晶体管m5a的第二极与第一下拉节点pd_a连接。当第一电源电压信号为高电平信号时，第十三晶体管m5a打开，可向第一下拉节点pd_a充电，从而拉高第一下拉节点pd_a的电位。
78.第一下拉电路4分别与上拉节点pu、第一下拉节点pd_a以及第一电平信号端lvgl连接，其用于在所述上拉节点pu的电位的控制下，根据第一电平信号端lvgl输入的第一电平信号下拉所述第一下拉节点pd_a的电位。
79.如图7所示，在一些实施例中，第一下拉电路4包括第十四晶体管m6a，第十四晶体管m6a的控制极与上拉节点pu连接，第十四晶体管m6a的第一极与第一下拉节点pd_a连接，第十四晶体管m6a的第二极与第一电平信号端lvgl连接，当上拉节点pu处于高电位时，第十
四晶体管m6a打开，可通过第一电平信号端lvgl输入的第一电平信号拉低第一下拉节点pd_a的电位。
80.第一辅助控制电路5分别与上拉节点pu、第一下拉节点pd_a以及第一电平信号端lvgl连接，其用于在所述第一下拉节点pd_a的电位的控制下，根据所述第一电平信号下拉所述上拉节点pu的电位。
81.如图7所示，在一些实施例中，第一辅助控制电路5包括第一晶体管m8a1和第二晶体管m8a2。其中，第一晶体管m8a1的控制极与所述第一下拉节点pd_a连接，第一晶体管m8a1的第一极与所述上拉节点pu连接，第一晶体管m8a1的第二极与所述漏电补充电路6连接。第二晶体管m8a2的控制极与所述第一下拉节点pd_a连接，第二晶体管m8a2的第一极与所述第一晶体管m8a1的第二极连接，第二晶体管m8a2的第二极与第一电平信号端lvgl连接，用于接收所述第一电平信号。当第一下拉节点pd_a处于高电位时，第一晶体管m8a1和第二晶体管m8a2打开，通过第一电平信号端lvgl输入的第一电平信号可拉低上拉节点pu的电位。同时，当漏电补充电路6输出高电平信号即pl节点处于高电位时，第一晶体管m8a1和第二晶体管m8a2的源漏极电压vds减少，从而减少第一晶体管m8a1和第二晶体管m8a2的漏电，进而改善上拉节点pu漏电及不能保持的现象。
82.漏电补充电路6分别与第一辅助控制电路5和信号输出端output连接，其用于在信号输出端output输出的所述输出信号的控制下，通过所述第一辅助控制电路5对所述上拉节点pu进行电流补充。
83.如图7所示，在一些实施例中，漏电补充电路6包括第三晶体管m0，第三晶体管m0的控制极和第一极与信号输出端output连接，用于接收信号输出端output输出的所述输出信号，第三晶体管m0的第二极与所述第一晶体管m8a1的第二极以及第二晶体管m8a2的第一极连接。当信号输出端output的输出信号为高电平信号时，第三晶体管m0打开，pl点处于高电压，可向所述第一晶体管m8a1的第二极以及第二晶体管m8a2之间充电，从而可以使得第一晶体管m8a1和第二晶体管m8a2的源漏极电压vds减少，从而可以减少第一晶体管m8a1和第二晶体管m8a2的漏电，从而改善上拉节点pu漏电及不能保持的问题。
84.输出电路2分别与上拉节点pu、时钟信号输入端clk以及信号输出端output连接，其用于在所述上拉节点pu的电位的控制下，根据时钟信号输出输出信号。
85.如图7所示，在一些实施例中，所述输出信号包括第一输出信号，信号输出端output包括第一信号输出端gn，该第一信号输出端gn用于输出作用于显示区中像素晶体管的栅极驱动信号gout(n)。所述输入电路2包括第四晶体管m3和自举电容c。其中，第四晶体管m3的控制极与所述上拉节点pu连接；第四晶体管m3的第一极与时钟信号输入端clk连接，用于接收时钟信号输入端clk输入的所述时钟信号；第四晶体管m3的第二极与信号输出端output连接，用于输出所述第一输出信号。当上拉节点pu处于高电位时，第四晶体管m3打开，第一信号输出端gn输出时钟信号作为第一输出信号。自举电容c的一端与所述上拉节点pu连接，另一端与所述第四晶体管m3的第二极连接。
86.如图7所示，所述输出信号还包括第二输出信号，信号输出端output还包括第二信号输出端out_c，第二信号输出端out_c用于输出作用于与本级(第n级)移位寄存器单元级联的移位寄存器单元的级联信号out_c(n)，此处级联信号out_c(n)可以为作用于上级(第n-m级，m＝1、2、3
……
)移位寄存器单元的复位信号，还可以为作用于下级(第n+m级，m＝1、
2、3
……
)移位寄存器单元的输入信号。
87.所述输出电路还包括第五晶体管m11，第五晶体管m11的控制极与所述上拉节点pu连接；第五晶体管m11的第一极与时钟信号输入端clk连接，用于接收所述时钟信号；第五晶体管m11的第二极与第二信号输出端out_c连接，用于输出所述第二输出信号。当上拉节点pu处于高电位时，第五晶体管m11打开，第二信号输出端out_c输出时钟信号作为第二输出信号。
88.本实施例中，输出至级联移位寄存器单元的级联信号out_c(n)，与输出至显示区的栅极驱动信号gout(n)通过两个输出端输出，如此设计，相对于仅依靠一个输出端进行输出，降低了输出端的负载，避免了级联信号out_c(n)与栅极驱动信号gout(n)之间的信号干扰，增加了栅极驱动信号gout(n)和级联信号out_c(n)的稳定性。
89.在上述实施例中，如图7、图11所示，所述第四晶体管m3的第二极与所述第三晶体管m0的控制极和第一极连接；或者，如图12所示，所述第五晶体管m11的第二极与所述第三晶体管m0的控制极和第一极连接。即本实施例中，漏电补充电路6既可以在第一信号输出端gn输出的第一输出信号的控制下拉高节点pl的电压，也可以在第二信号输出端out_c输出的第二输出信号的控制下拉高节点pl的电压，进而通过处于高电位的节点pl来减少第一晶体管m8a1和第二晶体管m8a2的源漏极电压vds，减少第一晶体管m8a1和第二晶体管m8a2的漏电，从而改善上拉节点pu漏电及不能保持的问题。
90.在一些实施例中，如图6所示，所述移位寄存器单元还包括第一辅助下拉电路7，第一辅助下拉电路7分别与信号输入端input、第一下拉节点pd_a及第一电平信号端lvgl连接。第一辅助下拉电路7用于在输入信号的控制下，根据第一电平信号下拉所述第一下拉节点pd_a的电位。
91.如图7所示，在一些实施例中，第一辅助下拉电路7包括第十五晶体管m7a，第十五晶体管m7a的控制极与信号输入端input连接，用于接收输入信号；第十五晶体管m7a的第一极与第一下拉节点pd_a连接；第十五晶体管m7a的第二极与第一电平信号端lvgl连接，用于接收第一电平信号端lvgl输入的第一电平信号。当输入信号为高电平信号时，第十五晶体管m7a打开，通过第一电平信号拉低第一下拉节点pd_a的电位。
92.在一些实施例中，所述移位寄存器单元还包括第一输出下拉电路，第一输出下拉电路用于在第一下拉节点pd_a的电位的控制下，基于第一电平信号或第二电平信号拉低输出信号的电位。
93.如图6所示，在一些实施例中，第一输出下拉电路包括第十九晶体管m12a以及第二十一晶体管m13a。
94.第十九晶体管m12a的控制极与第一下拉节点pd_a连接，第十九晶体管m12a的第一极与第二信号输出端out_c连接，第十九晶体管m12a的第二极与第一电平信号端lvgl连接，用于接收第一电平信号端lvgl输入的第一电平信号。当第一下拉节点pd_a处于高电位时，第十九晶体管m12a打开，第二信号输出端out_c基于第一电平信号输出低电平信号，即第二输出信号为低电平信号。
95.第二十一晶体管m13a的控制极与第一下拉节点pd_a连接，第二十一晶体管m13a的第一极与第一信号输出端gn连接，第二十一晶体管m13a的第二极与第二电平信号端vgl连接，用于接收第二电平信号端vgl输入的第二电平信号。在可能的实施方式中，第一电平信
号和第二电平信号可以为同一电压信号，也就是说，第一电平信号端lvgl和第二电平信号端vgl为同一连接端。或者，第一电平信号和第二电平信号可以为不同电压信号，也就是说，第一电平信号端lvgl和第二电平信号端vgl为不同连接端。
96.在一些实施例中，如图8所示，所述移位寄存器单元还包括第一复位电路8，第一复位电路8分别与第一复位端reset、上拉节点pu以及第一电平信号端lvgl连接，用于在第一复位端reset输入的第一复位信号的控制下，根据第一电平信号端lvgl输入的第一电平信号下拉上拉节点pu的电位。
97.如图9所示，所述第一复位电路8包括第六晶体管m2a和第七晶体管m2b。其中，第六晶体管m2a的控制极与第一复位端reset连接，用于接收第一复位端reset输入的第一复位信号；第六晶体管m2a的第一极与所述上拉节点pu连接，第六晶体管m2a的第二极与所述第三晶体管m0的第二极连接。第七晶体管m2b的控制极与第一复位端reset连接，用于接收第一复位端reset输入的第一复位信号；第七晶体管m2b的第一极与所述第六晶体管m2a的第二极连接，第七晶体管m2b的第二极与第一电平信号端lvgl连接，用于接收第一电平信号端lvgl输入的所述第一电平信号。
98.当第一复位端reset输入的第一复位信号为高电平信号时，第六晶体管m2a和第七晶体管m2b打开，通过第一电平信号端lvgl输入的第一电平信号为上拉节点pu放电。当第三晶体管m0输出高电平信号即pl节点处于高电位时，第六晶体管m2a和第七晶体管m2b的源漏极电压vds减少，从而减少第六晶体管m2a和第七晶体管m2b的漏电，进一步改善上拉节点pu漏电及不能保持的现象。
99.在一些实施例中，如图8所示，所述移位寄存器单元还包括第二复位电路9，第二复位电路9分别与第二复位端t-rst、上拉节点pu以及第一电平信号端lvgl连接，用于在第一复位端reset输入的第一复位信号的控制下，根据第一电平信号端lvgl输入的第一电平信号下拉上拉节点pu的电位。
100.如图9所示，所述第二复位电路9包括第八晶体管m15a和第九晶体管m15b。其中，第八晶体管m15a的控制极与第二复位端t-rst连接，用于接收第二复位端t-rst输入的第二复位信号；第八晶体管m15a的第一极与所述上拉节点pu连接，第八晶体管m15a的第二极与所述第三晶体管m0的第二极连接。第九晶体管m15b的控制极与第二复位端t-rst连接，用于接收第二复位端t-rst输入的第二复位信号；第九晶体管m15b的第一极与所述第八晶体管m15a的第二极连接，第九晶体管m15b的第二极与第一电平信号端lvgl连接，用于接收第一电平信号端lvgl输入的所述第一电平信号。
101.当第二复位端t-rst输入的第二复位信号为高电平信号时，第八晶体管m15a和第九晶体管m15b打开，通过第一电平信号端lvgl输入的第一电平信号为上拉节点pu放电。当第三晶体管m0输出高电平信号即pl节点处于高电位时，第八晶体管m15a和第九晶体管m15b的源漏极电压vds减少，从而减少第八晶体管m15a和第九晶体管m15b的漏电，进一步改善上拉节点pu漏电及不能保持的现象。
102.在一些实施例中，如图10所示，所述移位寄存器单元还包括第二下拉控制电路10、第二下拉电路12以及第二辅助控制电路11。
103.第二下拉控制电路10分别与第二电源电压输入端vddb、第二下拉节点pd_b连接，其用于根据第二电源电压输入端vddb输入的第二电源电压信号控制第二下拉节点pd_b的
电位。
104.如图11所示，在一些实施例中，第二下拉控制电路10包括第十六晶体管m5b，第十六晶体管m5b的控制极和第一极与第二电源电压输入端vddb连接，用于接收第二电源电压信号；第十六晶体管m5b的第二极与第二下拉节点pd_b连接。当第二电源电压信号为高电平信号时，第十六晶体管m5b打开，可向第二下拉节点pd_b充电，从而拉高第二下拉节点pd_b的电位。
105.第二下拉电路12分别与上拉节点pu、第二下拉节点pd_b以及第一电平信号端lvgl连接，其用于在所述上拉节点pu的电位的控制下，根据第一电平信号端lvgl输入的第一电平信号下拉所述第二下拉节点pd_b的电位。
106.如图11所示，在一些实施例中，第二下拉电路12包括第十七晶体管m6b，第十七晶体管m6b的控制极与上拉节点pu连接，第十七晶体管m6b的第一极与第二下拉节点pd_b连接，第十七晶体管m6b的第二极与第一电平信号端lvgl连接，当上拉节点pu处于高电位时，第十七晶体管m6b打开，可通过第一电平信号端lvgl输入的第一电平信号拉低第二下拉节点pd_b的电位。
107.第二辅助控制电路11分别与上拉节点pu、第二下拉节点pd_b以及第一电平信号端lvgl连接，其用于在所述第二下拉节点pd_b的电位的控制下，根据所述第一电平信号下拉所述上拉节点pu的电位。
108.如图11所示，在一些实施例中，在一些实施例中，第二辅助控制电路11包括第十晶体管m8b1和第十一晶体管m8b2。其中，第十晶体管m8b1的控制极与所述第二下拉节点pd_b连接，第十晶体管m8b1的第一极与所述上拉节点pu连接，第十晶体管m8b1的第二极与所述漏电补充电路6连接，即第十晶体管m8b1的第二极与第三晶体管m0的第二极连接。第十一晶体管m8b2的控制极与所述第二下拉节点pd_b连接，第十一晶体管m8b2的第一极与所述第十晶体管m8b1的第二极连接，第十一晶体管m8b2的第二极与第一电平信号端lvgl连接，用于接收所述第一电平信号。当第二下拉节点pd_b处于高电位时，第十晶体管m8b1和第十一晶体管m8b2打开，通过第一电平信号端lvgl输入的第一电平信号可拉低上拉节点pu的电位。同时，当漏电补充电路6输出高电平信号即pl节点处于高电位时，第十晶体管m8b1和第十一晶体管m8b2的源漏极电压vds减少，从而减少第十晶体管m8b1和第十一晶体管m8b2的漏电，进而改善上拉节点pu漏电及不能保持的现象。
109.在一些实施例中，如图10所示，所述移位寄存器单元还包括第二辅助下拉电路13，第二辅助下拉电路13分别与信号输入端input、第二下拉节点pd_b及第一电平信号端lvgl连接。第二辅助下拉电路13用于在输入信号的控制下，根据第一电平信号下拉所述第二下拉节点pd_b的电位。
110.如图11所示，在一些实施例中，第二辅助下拉电路13包括第十八晶体管m7b，第十八晶体管m7b的控制极与信号输入端input连接，用于接收输入信号；第十八晶体管m7b的第一极与第二下拉节点pd_b连接；第十八晶体管m7b的第二极与第一电平信号端lvgl连接，用于接收第一电平信号端lvgl输入的第一电平信号。当输入信号为高电平信号时，第十八晶体管m7b打开，通过第一电平信号拉低第二下拉节点pd_b的电位。
111.在一些实施例中，所述移位寄存器单元还包括第二输出下拉电路，第二输出下拉电路用于在第二下拉节点pd_b的电位的控制下，基于第一电平信号或第二电平信号拉低输
出信号的电位。
112.如图11所示，在一些实施例中，第二输出下拉电路包括第二十晶体管m12b以及第二十二晶体管m13b。
113.第二十晶体管m12b的控制极与第二下拉节点pd_b连接，第二十晶体管m12b的第一极与第二信号输出端out_c连接，第二十晶体管m12b的第二极与第一电平信号端lvgl连接，用于接收第一电平信号端lvgl输入的第一电平信号。当第二下拉节点pd_b处于高电位时，第二十晶体管m12b打开，第二信号输出端out_c基于第一电平信号输出低电平信号，即第二输出信号为低电平信号。
114.第二十二晶体管m13b的控制极与第二下拉节点pd_b连接，第二十二晶体管m13b的第一极与第一信号输出端gn连接，第二十二晶体管m13b的第二极与第二电平信号端vgl连接，用于接收第二电平信号端vgl输入的第二电平信号。在可能的实施方式中，第一电平信号和第二电平信号可以为同一电压信号，也就是说，第一电平信号端lvgl和第二电平信号端vgl为同一连接端。
115.在一些实施例中，所述移位寄存器单元还包括第三复位电路，第三复位电路分别与第三复位端、第一信号输出端gn及第二电平信号端vgl连接，用于在第三复位端输入的第三复位信号的控制下，根据第一电平信号端lvgl输入的第一电平信号下拉第一输出信号的电位。在可能的实施方式中，第一复位信号和第三复位信号可以为同一电压信号，也就是说，第一复位端reset和第三复位端为同一连接端。或者，第一复位信号和第三复位信号可以为不同电压信号，也就是说，第一复位端reset和第三复位端为不同连接端。
116.如图11所示，第三复位电路包括第二十三晶体管m4，第二十三晶体管m4的控制极与第三复位端连接，用于接收第三复位端输入的第三复位信号；第二十三晶体管m4的第一极与第一信号输出端gn连接，第二十三晶体管m4的第二极与第二电平信号端vgl连接。
117.当第三复位端输入的第三复位信号为高电平信号时，第二十三晶体管m4打开，基于第二电平信号端vgl输入的第二电平信号输出低电平信号。
118.另外需要说明的是，按照晶体管的特性可以将晶体管分为n型和p型，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止；n型晶体管在栅极为高电平时导通，在栅极为低电平时截止。
119.本文中晶体管以n型晶体管为例进行描述，也就是说，上述实施例中的第一晶体管m8a1、第二晶体管m8a2、第三晶体管m0、第四晶体管m3、第五晶体管m11、第六晶体管m2a、第七晶体管m2b、第八晶体管m15a、第九晶体管m15b、第十晶体管m8b1、第十一晶体管m8b2、十二晶体管m1、第十三晶体管m5a、第十四晶体管m6a、第十五晶体管m7a、第十六晶体管m5b、第十七晶体管m6b、第十八晶体管m7b、第十九晶体管m12a、第二十晶体管m12b、第二十一晶体管m13a、第二十二晶体管m13b和第二十三晶体管m4均为n型晶体管，为本实施例中便于实施的一种优选方案，其不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，简单的对各晶体管的类型(n型或p型)进行改变，以及对各电源端和控制信号线输出电压的正负极性进行改变，以实现与本实施例中对各晶体管执行相同的导通或截止操作的技术方案，其均属于本技术保护范围。具体情况，此处不再一一举例说明。
120.图13为图11所示移位寄存器单元的时序控制示意图。
121.在图13所示的时序控制示意图中，在第一时段t1：
122.信号输入端input输入的输入信号为高电平信号；
123.此时，第十二晶体管m1打开，通过第十二晶体管m1为上拉节点pu充电，上拉节点pu处于高电位；第十五晶体管m7a打开，第一下拉节点pd_a放电；第十四晶体管m6a打开，第一下拉节点pd_a放电，第一下拉节点pd_a、的电位被拉低至第一电平信号端lvgl的第一电平信号的电位(例如-11v)；
124.第一晶体管m8a1、第二晶体管m8a2关闭，上拉节点pu停止放电。
125.在第二时段t2：
126.信号输入端input输入的输入信号为低电平信号，时钟信号输入端clk输入的时钟信号为高电平信号；
127.此时，第十二晶体管m1关闭，上拉节点pu停止充电，基于自举电容c的自举作用，上拉节点pu被进一步拉高；第十五晶体管m7a关闭，第一下拉节点pd_a停止放电；第十四晶体管m6a打开，第一下拉节点pd_a放电，第一下拉节点pd_a的电位被拉低至第一电平信号端lvgl的第一电平信号的电位；
128.第四晶体管m3、第五晶体管m11打开，第一信号输出端gn和第二信号输出端out_c基于时钟信号输出高电平信号；
129.第三晶体管m0打开，节点pl电位被拉高，因此第一晶体管m8a1、第二晶体管m8a2的vds减少，从而可以减少第一晶体管m8a1、第二晶体管m8a2的漏电，改善第一晶体管m8a1、第二晶体管m8a2负偏移现象，进一步改善上拉节点pu漏电及不能保持的问题。
130.在第三时段t3：
131.信号输入端input输入的输入信号为低电平信号，时钟信号输入端clk输入的时钟信号为低电平信号，第一复位端reset输入的第一复位信号为低电平信号；
132.第十四晶体管m6a打开，第一下拉节点pd_a放电，第一下拉节点pd_a、被拉低至第一电平信号端lvgl的第一电平信号的电位；第一晶体管m8a1、第二晶体管m8a2关闭，上拉节点pu停止放电；
133.第四晶体管m3、第五晶体管m11打开，第一信号输出端gn和第二信号输出端out_c基于时钟信号输出低电平信号；第三晶体管m0关闭。
134.在第四时段t4：
135.信号输入端input输入的输入信号为低电平信号，时钟信号输入端clk输入的时钟信号为低电平信号，第一复位端reset输入的第一复位信号为低电平信号，第三复位端输入的第三复位信号为低电平信号；
136.第六晶体管m2a、第七晶体管m2b打开，通过第六晶体管m2a、第七晶体管m2b对上拉节点pu放电，上拉节点pu的电位被拉低至第一电平信号端lvgl的电位(例如，-11v)；第十四晶体管m6a关闭，第一下拉节点pd_a、停止放电；第一晶体管m8a1、第二晶体管m8a2打开，上拉节点pu放电；
137.第二十三晶体管m4打开，第一信号输出端gn放电，第一信号输出端gn输出第二电平信号端vgl的电位；第十九晶体管m12a、第二十一晶体管m13a打开，对第一信号输出端gn和第二信号输出端out_c放电。
138.图14所示为本公开实施例所述18t1c结构的移位寄存器单元的上拉节点pu电位及输出信号波形图。l1表示vth＝-2v的波形图，l2表示vth＝-1.5v的波形图，l3表示vth＝0v
的波形图。根据改图可以看出，当vth大于-1.5v时，上拉节点pu信号输出端的输出波形已经得到很大改善。
139.图15所示为本公开实施例所述23t1c结构的移位寄存器单元的上拉节点pu电位及输出信号波形图。其中，vth＝-3.5v，可以看出，当vth大于-3.5v时，上拉节点pu以及信号输出端的输出波形已经得到很大改善。
140.基于同样的发明思路，本公开还提出了一种栅极驱动电路。该栅极驱动电路包括多个级联的如上述任一项实施例所述的移位寄存器单元。其中，该栅极驱动电路第n级移位寄存器单元的信号输入端与第(n-k)级移位寄存器单元的信号输出端连接，第n级移位寄存器单元的帧复位模块与第(n+k)级移位寄存器单元的信号输出端连接其中，n是大于k的整数，k是大于等于1且小于n的整数。
141.如图16、图17所示，为本说明书实施例所述栅极驱动电路的一个具体实施方式。本实施例中，k＝4。即第n级移位寄存器单元的信号输入端与第(n-4)级移位寄存器单元的信号输出端连接，第n级移位寄存器单元的帧复位模块与第n+4级移位寄存器单元的信号输出端连接。
142.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
143.另外，为简化说明和讨论，并且为了不会使本公开实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(ic)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本公开实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本公开实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开实施例。因此，这些描述应被认为是说明性的而不是限制性的。
144.尽管已经结合了本公开的具体实施例对本公开进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态ram(dram))可以使用所讨论的实施例。
145.本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。