1.本发明涉及集成电路设计技术领域，特别是涉及一种驱动电路及马赫曾德尔调制系统。


背景技术：

2.光调制器在光通信系统中扮演着不可或缺的角色。光调制器是用于将电数据信号调制到光载波上以生成光信号的装置。
3.相比于电吸收调制器和环形谐振调制器，马赫曾德尔调制器具有驱动电压小，尺寸紧凑，电容负载低等优点，所以得到了广泛地应用。根据马赫曾德尔调制器的结构特点，它可以分为行波电极的马赫曾德尔调制器和分段式马赫曾德尔调制器。分段式马赫曾德尔调制器由若干段相移器(小于波长的1/10)构成，其中每一段相移器由单独地驱动器来驱动，所以分段式马赫曾德尔调制器的段数等于驱动器的段数。相比于行波电极的马赫曾德尔调制器，分段式马赫曾德尔调制器可以采用更多段数的相移器来完成光调制，所以它的驱动电压更低。在分段式马赫曾德尔调制器中，光信号的传播速度小于电信号的传播速度，因此驱动器需产生额外的延迟时间以完成光信号和电信号的匹配。在每个驱动器的输入端使用rc延迟可完成光电信号的匹配，但是低通滤波器不可避免地会降低驱动器的带宽并破坏信号完整性。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种驱动电路及马赫曾德尔调制系统，用于解决现有技术中延迟调节困难、带宽小及抗干扰能力不足的问题。
5.为实现上述目的及其他相关目的，本发明提供一种驱动电路，包括：
6.输入缓冲器、第一传输结构、第二传输结构、n+1个可调电容、n个输出运放及可调电阻，其中：
7.所述输入缓冲器接收外部信号源，用于放大信号、与外部信号源的输出阻抗进行阻抗匹配并减小信号的反射；
8.所述第一传输结构及所述第二传输结构分别连接于所述输入缓冲器的正相输出端及反相输出端，用于传输信号，其中，所述第一传输结构及所述第二传输结构均包括级联的n+1级传输线，n为大于2的自然数；
9.每个所述可调电容分别连接于所述第一传输结构与所述第二传输结构中各级对应传输线的输入端之间，用于控制各级所述传输线的波速以微调各级所述传输线的延迟时间；
10.所述可调电阻连接于所述第一传输结构与所述第二传输结构的输出端之间，用于跟各级所述传输线进行负载匹配；
11.每个所述输出运放的正相输入端及反相输入端分别连接于所述第一传输结构与所述第二传输结构中前n级传输线的对应输出端，用于从各级所述传输线上采集并放大所
述传输信号以供后级器件使用。
12.可选地，所述外部信号源为非归零码信号或经数模转换器产生的脉冲调制信号。
13.可选地，外部信号源的输出阻抗与所述输入缓冲器的输出阻抗相等；所述输入缓冲器的输出阻抗等于所述第一传输结构及所述第二传输结构的特征阻抗。
14.可选地，各级所述传输线为微带线结构，采用sige bicmos半导体工艺。
15.可选地，各级所述传输线的长度相等。
16.可选地，每个所述可调电容的参数相等，采用金属氧化物半导体结构。
17.可选地，各级所述传输线的波速其中，l0为各级传输线单位长度的电感，c0为各级传输线单位长度的电容，c1为每个可调电容的参数值，l1为各级传输线的长度。
18.可选地，各级所述传输线的特征阻抗其中，l0为各级传输线单位长度的电感，c0为各级传输线单位长度的电容，c1为每个可调电容的参数值，l1为各级传输线的长度。
19.可选地，所述可调电阻为金属氧化物半导体场效应管结构。
20.本发明还提出一种马赫曾德尔调制系统，包括分段式马赫曾德尔调制器及所述的驱动电路。
21.可选地，所述驱动电路数量等于所述分段式马赫曾德尔调制器的数量，其中，每个所述分段式马赫曾德尔调制器的输入连接于对应的驱动电路的输出。
22.如上所述，本发明的一种驱动电路及马赫曾德尔调制系统，具有以下有益效果：
23.1、在外部信号源与第一传输结构及第二传输结构之间增加输入缓冲器以实现与外部信号源的输出阻抗进行匹配，以及输入缓冲器的输出阻抗与第一传输结构及第二传输结构的特征阻抗进行匹配，可调电阻匹配传输线的特征阻抗，有效减少传输信号的反射。
24.2、相邻两级输出运放之间加入传输线，通过传输线产生时间延迟以完成电信号与光信号的匹配，传输线的波速通过可调电容对时间延迟进行微调，提高了稳定性。
25.3、输出运放中引入负密勒电容及电感峰化单元以增加传输信号的带宽供后级器件使用；输入对管及差分对管可以有效抑制噪声，提高输出的共模抑制比，提高输出电压的动态范围，提高了整体系统的抗干扰能力。
26.4、采用所述驱动电路的马赫曾德尔调制系统，具有延时可调、高带宽、低噪声的功能，保证了系统的实用性及可靠性。
附图说明
27.图1显示为本技术实施例一中提供的驱动电路示意图。
28.图2显示为本技术实施例一中提供的输入缓冲器的示例电路结构示意图。
29.图3显示为本技术实施例一中提供的传输线示意图。
30.图4显示为本技术实施例一中提供的可调电容示意图。
31.图5显示为本技术实施例一中提供的输出运放的示例电路结构示意图。
32.图6显示为本技术实施例一中提供的输出运放的可调电阻示意图。
33.元件标号说明
34.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输入缓冲器
35.200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一传输结构
36.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
传输线
37.300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二传输结构
38.400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
可调电容
39.500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输出运放
40.600
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
可调电阻
具体实施方式
41.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
42.请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
43.实施例一
44.如图1所示，本实施例提供一种驱动电路，包括：输入缓冲器100、第一传输结构200、第二传输结构300、n+1个可调电容400、n个输出运放500及可调电阻600，其中：
45.如图1所示，所述输入缓冲器100接收外部信号源，用于放大信号、与外部信号源的输出阻抗进行阻抗匹配并减小信号的反射。
46.具体地，如图1及图2所示，在本实施例中，所述外部信号源为非归零码信号或经数模转换器产生的脉冲调制信号。需要进一步说明的是，所述外部信号源包括但不限于非归零码信号、脉冲调制信号，任意适合驱动电路的信号源均适用，在这里不一一赘述。
47.具体地，如图1所示，外部信号源的输出阻抗与所述输入缓冲器100的输出阻抗相等。进一步地，作为示例，图2提供了一种输入缓冲器的电路结构，其中，晶体管q1和q2构成输入对管；晶体管q9和q
10
构成差分对管；晶体管q3至q8，以及q
11
构成电流镜，为电路提供合适的静态工作电流；v
biasin
控制该电流镜的电流，进而控制输入缓冲器的增益。需要补充说明的是，晶体管q1、q2、q5、q6、q7、q8及电阻r1构成共集放大电路，即第一级放大电路。在共集放大电路中，电阻r1的作用有两个：一是与外部信号源的输出阻抗进行阻抗匹配；二是r1连接晶体管q1及q2的基极和集电极，为q1和q2提供自偏置电压。晶体管q9、q
10
、q
11
、r
ci
、r2、r3、r
ei
及ce构成差分放大电路，即第二级放大电路。在差分放大电路中，r
ci
用于与下一级器件的特征阻抗进行阻抗匹配；电阻r2和r3和运放oa构成共模反馈，该共模反馈保证v
ip
和v
in
的共模电压约等于外部偏置电压v
biaso
，因此输出节点的共模电压完全由v
biaso
决定；电容ce和电阻r
ei
通过引入零点来调节输入缓冲器的带宽。运放oa、晶体管m1及电容cc构成运算放大电路，用于放大信号。
48.具体地，如图1所示，所述第一传输结构200及所述第二传输结构300分别连接于所述输入缓冲器100的正相输出端及反相输出端，用于传输信号，其中，所述第一传输结构200及所述第二传输结构300均包括级联的n+1级传输线201，n为大于2的自然数。
49.更具体地，如图1及图3所示，各级所述传输线201为微带线结构，采用sige bicmos半导体工艺。需要补充说明的是，作为示例，如图3所示，传输线201由导体带、介质层及接地板构成；导体带设置在最顶层；介质层设置在导体带下部，上表面与导体带的下表面贴合；接地板设置在介质层下部，上表面与介质层的下表面贴合。需要进一步说明的是，导体带的材料包括但不限于铜、锗，任意可作为导体带的材料均适用，在此不一一赘述。介质层的材料包括但不限于塑料、玻璃，任意可作为介质层的材料均适用，在此不一一赘述。接地板的材料包括但不限于铜，应根据微带线的特征阻抗来选择接地板的材料，在此不一一赘述。
50.进一步地，如图1所示，所述输入缓冲器100的输出阻抗等于所述第一传输结构200及所述第二传输结构300的特征阻抗。
51.具体地，如图1所示，每个所述可调电容400分别连接于所述第一传输结构200与所述第二传输结构300中各级对应传输线201的输入端之间，用于控制各级传输线201的波速以微调各级所述传输线的延迟时间。
52.需要补充说明的是，作为示例，如图4所示，可调电容400的基本结构为金属氧化物半导体，包括电极g1、g2及w，其中g1和g2是可调电容400两个极板上的电极，w为控制端。由g1g2、二氧化硅(sio2)和衬底硅构成场效应管电容结构，其电容由两部分：一是由g1g2、二氧化硅和衬底硅形成的固定电容ci，二是衬底硅耗尽区中的电容cd。当控制端w的电位变化时，衬底硅中的耗尽区宽度随之变化，也就是说，cd变化前ci基本不发生改变，因此g1和g2之间的电容值也随之改变。
53.更进一步地，如图1、图3及图4所示，在可调电容400的作用下，各级传输线201的波速其中，l0为传输线201单位长度的电感，c0为传输线201单位长度的电容，c1为可调电容400的参数值，l1为传输线201的长度。当c1变化时，波速也随之改变，所以可调电容400通过改变传输线201的波速来实现可调延时的功能。
54.具体地，如图1所示，所述可调电阻600连接于所述第一传输结构200与所述第二传输结构300的输出端之间，用于跟各级所述传输线201进行负载匹配。
55.需要补充说明的是，作为示例，如图6所示，可调电阻600的基本结构为金属氧化物半导体场效应管结构。可调电阻600的两端分别为漏极d和源极s，电压控制端为栅极g。当栅极g电压变化时，栅极氧化层与衬底之间形成的沟道的n型载流子浓度随之发生改变，进而可以改变漏极与源极之间电阻值，因此实现可调电阻的功能。
56.更进一步地，如图1、图4及图6所示，在可调电容400的作用下，传输线201的特征阻抗其中，l0为传输线201单位长度的电感，c0为传输线201单位长度的电容，c1为可调电容400的参数值，l1为传输线201的长度。可调电容500改变会改变传输线201的特征阻抗，进而跟可调电阻600进行阻抗匹配。
57.具体地，如图1所示，每个所述输出运放500的正相输入端及反相输入端分别连接
于所述第一传输结构200与所述第二传输结构300中前n级传输线的对应输出端，用于从各级所述传输线201上采集并放大所述传输信号以供后级器件使用。
58.需要补充说明的是，作为示例，图5提供了一种输出运放的电路结构，其中，晶体管q
12
和q
13
构成输入对管；晶体管q
20
和q
21
构成差分对管。需要进一步说明的是，晶体管q
12
、q
13
、尾部电阻1及尾部电阻2构成共集放大电路，即第一级放大电路。在共集放大电路中，尾部电阻1及尾部电阻2用于控制输入对管电流的大小。晶体管q
20
、q
21
、l1、l2、l3、r
cs
、尾部电阻3、尾部电阻4、尾部电阻5及负密勒电容c
neg
构成差分放大电路，即第二级放大电路。在差分放大电路中，负密勒电容c
neg
和由电感l1、l2及l3构成电感峰化结构来增加带宽。尾部电阻3、尾部电阻4及尾部电阻5用于控制差分对管电流的大小。r
cs
用于限流。这里需要说明的是，如图2及图5所示，输入缓冲器100的输出信号决定输出运放500的静态工作点，通过调节v
biaso
调节输出运放500的增益。
59.实施例二
60.本实施例提供了一种马赫曾德尔调制系统，包括分段式马赫曾德尔调制器及实施例一提到的所述驱动电路。需要补充说明的是，在这里，所述分段式马赫曾德尔调制器为实施例一中提到的后级器件。
61.具体地，所述驱动电路数量等于所述分段式马赫曾德尔调制器的数量，其中，每个所述分段式马赫曾德尔调制器的输入连接于对应的驱动电路的输出。需要进一步说明的是，如图1所示，输入缓冲器100接收来自外部信号源，例如来自数模转换器或者外部非归零码信号，将信号放大后以驱动第一传输结构200及第二传输结构300，同时输入缓冲器100与外部信号源的输出阻抗进行阻抗匹配，输入缓冲器100的输出阻抗等于第一传输结构200及第二传输结构300的特征阻抗以减小信号反射。每个可调电容400控制第一传输结构200及第二传输结构300的波速以微调其延迟时间。随着信号的传输，可调电阻600与第一传输结构200及第二传输结构300进行负载匹配。由于第一传输结构200及第二传输结构300的特征阻抗通过可调电容400调节，所以采用可调电阻600用于与第一传输结构200及第二传输结构300的特征阻抗保持一直以减小信号反射。输出运放500从第一传输结构200及第二传输结构300上采集信号并放大以驱动所述马赫曾德尔调制器。由于所述驱动电路采用差分对称结构，可以有效抑制噪声，提高了分段式马赫曾德尔调制器信号的共模抑制比，提高电压输出的动态范围，保证分段式马赫曾德尔调制器实现延时可调、高带宽、低噪声的功能，进而提高所述马赫曾德尔调制系统的实用性及可靠性。
62.综上所述，本发明提供一种驱动电路及马赫曾德尔调制系统，包括：输入缓冲器、第一传输结构、第二传输结构、n+1个可调电容、n个输出运放及可调电阻，其中：所述输入缓冲器接收外部信号源，用于放大信号、与外部信号源的输出阻抗进行阻抗匹配并减小信号的反射；所述第一传输结构及所述第二传输结构分别连接于所述输入缓冲器的正相输出端及反相输出端，用于传输信号，其中，所述第一传输结构及所述第二传输结构均包括级联的n+1级传输线，n为大于2的自然数；每个所述可调电容分别连接于所述第一传输结构与所述第二传输结构中各级对应传输线的输入端之间，用于控制各级所述传输线的波速以微调各级所述传输线的延迟时间；所述可调电阻连接于所述第一传输结构与所述第二传输结构的输出端之间，用于跟各级所述传输线进行负载匹配；每个所述输出运放的正相输入端及反相输入端分别连接于所述第一传输结构与所述第二传输结构中前n级传输线的对应输出
端，用于从各级所述传输线上采集并放大所述传输信号以供后级器件使用。本发明的驱动电路在外部信号源与第一传输结构及第二传输结构之间增加输入缓冲器以实现与外部信号源的输出阻抗进行匹配，以及输入缓冲器的输出阻抗与第一传输结构及第二传输结构的特征阻抗进行匹配，可调电阻匹配传输线的特征阻抗，有效减少传输信号的反射。相邻两级输出运放之间加入传输线，通过传输线产生时间延迟以完成电信号与光信号的匹配，传输线的波速通过可调电容对时间延迟进行微调，提高了稳定性。输出运放中引入负密勒电容及电感峰化单元以增加传输信号的带宽供后级器件使用；输入对管及差分对管可以有效抑制噪声，提高输出的共模抑制比，提高输出电压的动态范围，提高了整体系统的抗干扰能力。采用所述驱动电路的马赫曾德尔调制系统，具有延时可调、高带宽、低噪声的功能，保证了系统的实用性及可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
63.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。