1.本技术涉及显示技术领域，具体涉及一种像素电路及显示面板。


背景技术：

2.在显示领域，闪烁(flicker)是面板显示的一个重要光学性能指标。flicker重会导致人眼容易疲劳，因此，尽可能地降低flicker是面板显示的一个重要研究方向。
3.如图1所示的像素电路，晶体管t1的栅极与晶体管t31的源极/漏极中的一个电性连接，晶体管t31的源极/漏极中的另一个与晶体管t32的源极/漏极中的一个、节点d电性连接，晶体管t32的源极/漏极中的另一个与晶体管t1的源极/漏极中的一个电性连接，晶体管t31的栅极、晶体管t32的栅极均接入信号scan(n)。
4.上述像素电路的工作过程包括如图2所示的三个工作阶段：
5.第一工作阶段t1：信号scan(n-1)为低电位，基于晶体管t41、晶体管t42构成的组合晶体管导通，复位晶体管t1的栅极即q点的电位。
6.第二工作阶段t2：信号scan(n)由高电位跳变至低电位，基于晶体管t31与晶体管t32构成的组合晶体管、晶体管t7以及晶体管t2同时导通，数据信号data的电位写入至晶体管t1的栅极，同时复位发光器件led1的阳极。
7.第三工作阶段t3：信号em(n)为低电位，晶体管t5、晶体管t6同时导通，发光器件led1发光。
8.其中，第二工作阶段t2切换至第三工作阶段t3的过程中，信号scan(n)由高电位跳变至低电位，由于耦合作用，节点d的电位被抬高；由于存储电容cst的存在，q点的电位的微小变化可以忽略不计，导致晶体管t31的漏源极之间的压差vds增加，晶体管t31的漏电流也随之增大，如此一帧时间内晶体管t1的栅极电位升高，则流经发光器件led1的发光电流下降，即发生闪烁现象。
9.需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本技术的技术方案。因此，不能仅仅由于其出现在本技术的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。


技术实现要素：

10.本技术提供一种像素电路及显示面板，以缓解驱动晶体管的栅极电位不稳定导致显示闪烁的技术问题。
11.第一方面，本技术提供一种像素电路，其包括驱动晶体管、第一晶体管、第二晶体管以及防漏电单元，第一晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接；第二晶体管的源极/漏极中的一个与第一晶体管的源极/漏极中的另一个电性连接，第二晶体管的源极/漏极中的另一个与驱动晶体管的源极/漏极中的一个电性连接；防漏电单元的一传输端与第一晶体管的源极/漏极中的另一个、第二晶体管的源极/漏极中的一个电性连接。
12.在其中一些实施方式中，像素电路还包括第一控制布线，第一控制布线与防漏电
单元的控制端电性连接，用于在像素电路的发光阶段中导通防漏电单元，以调节第一晶体管的源极/漏极中的另一个的电位。
13.在其中一些实施方式中，像素电路还包括第一初始化线，第一初始化线与防漏电单元的另一传输端电性连接，用于传输第一初始化信号，以在防漏电单元导通时调节第一晶体管的源极/漏极中的另一个的电位至第一初始化信号的电位。
14.在其中一些实施方式中，像素电路还包括第二初始化线，第二初始化线与防漏电单元的另一传输端电性连接，用于传输第二初始化信号，以在防漏电单元导通时调节第一晶体管的源极/漏极中的另一个的电位至第二初始化信号的电位；其中，在发光阶段中，第二初始化信号的电位等于或者接近驱动晶体管的栅极电位。
15.在其中一些实施方式中，防漏电单元包括第一防漏电晶体管，第一防漏电晶体管的源极/漏极中的一个与第一晶体管的源极/漏极中的另一个、第二晶体管的源极/漏极中的一个电性连接，第一防漏电晶体管的栅极与第一控制布线电性连接，第一防漏电晶体管的源极/漏极中的另一个与第一初始化线或者第二初始化线电性连接。
16.在其中一些实施方式中，防漏电单元还包括第二防漏电晶体管，第二防漏电晶体管的源极/漏极中的一个与第一防漏电晶体管的源极/漏极中的另一个电性连接，第二防漏电晶体管的栅极与第一控制布线电性连接，第二防漏电晶体管的源极/漏极中的另一个与第一初始化线或者第二初始化线电性连接。
17.在其中一些实施方式中，第一控制布线用于传输恒压信号或者脉冲信号；其中，恒压信号用于控制第一防漏电晶体管、第二防漏电晶体管中的至少一个工作于放大区或者饱和区。
18.在其中一些实施方式中，第一晶体管、第二晶体管均为p沟道型多晶硅薄膜晶体管；防漏电单元用于减小第一晶体管的源极/漏极中的另一个的电位。
19.在其中一些实施方式中，像素电路还包括第二控制布线和写入晶体管，写入晶体管的栅极与第二控制布线、第一晶体管的栅极以及第二晶体管的栅极电性连接，写入晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的一个或者驱动晶体管的源极/漏极中的另一个电性连接，写入晶体管的源极/漏极中的另一个用于接入对应的数据信号。
20.第二方面，本技术提供一种显示面板，其包括上述至少一个实施方式中的像素电路；其中，防漏电单元包括第一防漏电晶体管，在显示面板的厚度方向上，第一防漏电晶体管的栅极的一部分与第一防漏电晶体管的源极、第一防漏电晶体管的沟道以及第一防漏电晶体管的漏极中至少一个的投影重叠，第一防漏电晶体管的栅极的另一部分与第一控制布线的凸起部分的投影重叠；且第一控制布线的非凸起部分与第一防漏电晶体管的源极/漏极中的一个至少部分重叠。
21.本技术提供的像素电路及显示面板，通过第一晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接、防漏电单元的一传输端与第一晶体管的源极/漏极中的另一个电性连接，可以缩小第一晶体管的源极/漏极中的另一个与驱动晶体管的栅极之间的电位差，进而可以减小驱动晶体管的栅极漏电，能够改善或者消除闪烁现象的发生。
附图说明
22.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案
及其它有益效果显而易见。
23.图1为传统技术方案中像素电路的电路原理图。
24.图2为图1中像素电路的时序示意图。
25.图3为本技术实施例提供的像素电路的第一种电路原理图。
26.图4为本技术实施例提供的像素电路的第二种电路原理图。
27.图5为本技术实施例提供的像素电路的第三种电路原理图。
28.图6为本技术实施例提供的像素电路的第四种电路原理图。
29.图7为本技术实施例提供的像素电路的第一种时序示意图。
30.图8为本技术实施例提供的像素电路的第二种时序示意图。
31.图9为本技术实施例提供的显示面板的结构示意图。
具体实施方式
32.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
33.请参阅图3至图9，如图3、图4以及图6所示，本实施例提供了一种像素电路，其包括驱动晶体管t1、第一晶体管t31、第二晶体管t32以及防漏电单元10，第一晶体管t31的源极/漏极中的一个与驱动晶体管t1的栅极电性连接；第二晶体管t32的源极/漏极中的一个与第一晶体管t31的源极/漏极中的另一个电性连接，第二晶体管t32的源极/漏极中的另一个与驱动晶体管t1的源极/漏极中的一个电性连接；防漏电单元10的一传输端与第一晶体管t31的源极/漏极中的另一个、第二晶体管t32的源极/漏极中的一个电性连接，用于缩小第一晶体管t31的源极/漏极中的另一个与驱动晶体管t1的栅极之间的电位差。
34.可以理解的是，本实施例提供的像素电路，通过第一晶体管t31的源极/漏极中的一个与驱动晶体管t1的栅极电性连接、防漏电单元10的一传输端与第一晶体管t31的源极/漏极中的另一个电性连接，可以缩小第一晶体管t31的源极/漏极中的另一个与驱动晶体管t1的栅极之间的电位差，进而可以减小驱动晶体管t1的栅极漏电，能够改善或者消除闪烁现象的发生。
35.其中，第二控制布线与第一晶体管t31的栅极、第二晶体管t32的栅极电性连接，以控制第一晶体管t31、第二晶体管t32同步导通或者关断。
36.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括第一控制布线，第一控制布线与防漏电单元10的控制端电性连接，用于在像素电路的发光阶段中导通防漏电单元10，以调节第一晶体管t31的源极/漏极中的另一个的电位。
37.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括第一初始化线，第一初始化线与防漏电单元10的另一传输端电性连接，用于传输第一初始化信号vi，以在防漏电单元10导通时调节第一晶体管t31的源极/漏极中的另一个的电位至第一初始化信号vi的电位。
38.如图3和图6所示，在其中一个实施例中，防漏电单元10包括第一防漏电晶体管t81，第一防漏电晶体管t81的源极/漏极中的一个与第一晶体管t31的源极/漏极中的另一
个、第二晶体管t32的源极/漏极中的一个电性连接，第一防漏电晶体管t81的栅极与第一控制布线电性连接，第一防漏电晶体管t81的源极/漏极中的另一个与第一初始化线或者第二初始化线电性连接。
39.如图4和图5所示，在其中一个实施例中，防漏电单元10还包括第二防漏电晶体管t82，第二防漏电晶体管t82的源极/漏极中的一个与第一防漏电晶体管t81的源极/漏极中的另一个电性连接，第二防漏电晶体管t82的栅极与第一控制布线电性连接，第二防漏电晶体管t82的源极/漏极中的另一个与第一初始化线或者第二初始化线电性连接。
40.可以理解的是，在本实施例中，防漏电单元10包括第一防漏电晶体管t81和第二防漏电晶体管t82，可以改善因制程波动导致的显示面板内各像素电路中防漏电单元10的漏电流差异，能够提高显示的均匀性。
41.如图6所示，在其中一个实施例中，像素电路还包括第二初始化线，第二初始化线与防漏电单元10的另一传输端电性连接，用于传输第二初始化信号vi2，以在防漏电单元10导通时调节第一晶体管t31的源极/漏极中的另一个的电位至第二初始化信号vi2的电位；其中，在发光阶段中，第二初始化信号vi2的电位等于或者接近驱动晶体管t1的栅极电位。
42.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括第二控制布线和写入晶体管t2，写入晶体管t2的栅极与第二控制布线、第一晶体管t31的栅极以及第二晶体管t32的栅极电性连接，写入晶体管t2的源极/漏极中的一个与驱动晶体管t1的源极/漏极中的一个或者驱动晶体管t1的源极/漏极中的另一个电性连接，写入晶体管t2的源极/漏极中的另一个用于接入对应的数据信号data。其中，第二控制布线用于传输第n级扫描信号。
43.可以理解的是，在本实施例中，由于第一晶体管t31、第二晶体管t32以及写入晶体管t2可以共同使用第二控制布线进行同步通断控制，节省了像素电路所需的走线数量，减小了显示空间的占用，有利于提高像素密度。
44.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括存储电容cst，存储电容cst的一端与驱动晶体管t1的栅极电性连接，存储电容cst的另一端用于接入电源正信号vdd。
45.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括第一发光控制晶体管t5、第二发光控制晶体管t6以及发光器件led1，第一发光控制晶体管t5的源极/漏极中的一个与存储电容cst的另一端电性连接，第一发光控制晶体管t5的源极/漏极中的另一个与驱动晶体管t1的源极/漏极中的另一个电性连接；第二发光控制晶体管t6的源极/漏极中的一个与驱动晶体管t1的源极/漏极中的一个电性连接，第二发光控制晶体管t6的源极/漏极中的另一个与发光器件led1的阳极电性连接，发光器件led1的阴极用于接入电源负信号vss，第一发光控制晶体管t5的栅极与第二发光控制晶体管t6的栅极电性连接并接入发光控制信号em(n)。
46.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括复位晶体管t7，复位晶体管t7的源极/漏极中的一个与第一初始化线电性连接，复位晶体管t7的源极/漏极中的另一个与发光器件led1的阳极电性连接，复位晶体管t7的栅极与第一控制布线电性连接。
47.可以理解的是，在本实施例中，由于第一晶体管t31、第二晶体管t32、写入晶体管t2以及复位晶体管t7可以共同使用同一栅极控制信号，可以减少像素电路所需的信号数
量。
48.如图3、图4以及图6所示，在其中一个实施例中，像素电路还包括第一初始化晶体管t41和第二初始化晶体管t42，第一初始化晶体管t41的源极/漏极中的一个与驱动晶体管t1的栅极电性连接，第一初始化晶体管t41的源极/漏极中的另一个与第二初始化晶体管t42的源极/漏极中的一个电性连接，第二初始化晶体管t42的源极/漏极中的另一个与第一初始化线电性连接，第一初始化晶体管t41的栅极与第二初始化晶体管t42的栅极电性连接并接入第n-1级扫描信号。
49.在其中一个实施例中，第一晶体管t31、第二晶体管t32、写入晶体管t2、驱动晶体管t1、第一发光控制晶体管t5、第二发光控制晶体管t6、第一防漏电晶体管t81、第二防漏电晶体管t82、复位晶体管t7、第一初始化晶体管t41以及第二初始化晶体管t42中的至少一个均可以为p沟道型多晶硅薄膜晶体管，具体还可以为低温多晶硅薄膜晶体管。在本实施例中，防漏电单元10用于减小第一晶体管t31的源极/漏极中的另一个的电位。
50.可以理解的是，随着驱动晶体管t1、第一晶体管t31以及第二晶体管t32采用n沟道型薄膜晶体管时，防漏电单元10也可以用于增大第一晶体管t31的源极/漏极中的另一个的电位。
51.如图7所示，上述像素电路的工作过程可以包括以下几个工作阶段：
52.第一工作阶段：第n-1级扫描信号scan(n-1)为低电位，基于第一初始化晶体管t41、第二初始化晶体管t42构成的组合晶体管导通，复位驱动晶体管t1的栅极即q点的电位。
53.第二工作阶段：第n级扫描信号scan(n)由高电位跳变至低电位，基于第一晶体管t31与第二晶体管t32构成的组合晶体管、复位晶体管t7以及写入晶体管t2同时导通，写入数据信号data的电位至晶体管t1的栅极或者存储电容cst，同时对发光器件led1的阳极电位进行复位。
54.第三工作阶段：发光控制信号em(n)em(n)为低电位，第一发光控制晶体管t5、第二发光控制晶体管t6同时导通，发光器件led1发光。
55.在上述像素电路的工作过程中，第一控制布线用于传输的信号vb可以保持恒压，且该信号vb用于控制第一防漏电晶体管t81、第二防漏电晶体管t82中的至少一个工作于放大区或者饱和区。可以理解的是，即使第一防漏电晶体管t81或者第二防漏电晶体管t82工作于不完全导通状态时，依然有对应的电流流经第一防漏电晶体管t81或者第二防漏电晶体管t82的源漏极通道，可以实现第一晶体管t31的源极/漏极中的另一个的电位调节。
56.相较于图7所示的工作过程，在如图8所示的工作过程中，信号vb可以脉冲信号，例如，在第一工作阶段、第二工作阶段中，信号vb保持高电位，第一防漏电晶体管t81或者第二防漏电晶体管t82处于关断或者截止状态，在发光阶段中信号vb可以跳变为低电位，第一防漏电晶体管t81和/或第二防漏电晶体管t82可以导通，则驱动晶体管t1的栅极与第一晶体管t31的源极/漏极中的另一个之间的电位接近或者相等，此时，驱动晶体管t1的栅极几乎不会发生漏电流现象。
57.可以理解的是，随着第一防漏电晶体管t81和/或第二防漏电晶体管t82在发光阶段中导通的越早，可以更早地避免驱动晶体管t1的栅极发生漏电流现象。
58.如图9所示，在其中一个实施例中，本实施例提供一种显示面板，其包括上述至少
一个实施例中的像素电路；其中，在显示面板的厚度方向上，第一防漏电晶体管t81的栅极t8g的一部分与第一防漏电晶体管t81的源极t8s、第一防漏电晶体管t81的沟道t8z以及第一防漏电晶体管t81的漏极t8d中至少一个的投影重叠，第一防漏电晶体管t81的栅极t8g的另一部分与第一控制布线cl1的凸起部分cl11的投影重叠；且第一控制布线cl1的非凸起部分cl12与第一防漏电晶体管t81的源极t8s/漏极t8d中的一个至少部分重叠。
59.可以理解的是，本实施例提供的显示面板，通过第一晶体管t31的源极/漏极中的一个与驱动晶体管t1的栅极电性连接、防漏电单元10的一传输端与第一晶体管t31的源极/漏极中的另一个电性连接，可以缩小第一晶体管t31的源极/漏极中的另一个与驱动晶体管t1的栅极之间的电位差，进而可以减小驱动晶体管t1的栅极漏电，能够改善或者消除闪烁现象的发生。
60.又，第一控制布线cl1相对于第一防漏电晶体管t81中的至少部分进行了绕线设置，既可以保证两者之间的电性连接关系，又可以节省显示面板的布线空间。
61.其中，该显示面板还包括电源正信号线vddl、数据线dl以及走线cl2，走线cl2与第一控制布线cl1异层交叉且电性连接，走线cl2与第一控制布线cl1的非凸起部分cl12可以相互垂直。第一控制布线cl1的凸起部分cl11远离第一防漏电晶体管t81的源极t8s、第一防漏电晶体管t81的沟道t8z。电源正信号线vddl用于传输电源正信号vdd。数据线dl用于传输数据信号。走线cl2中传输的信号与第一控制布线cl1中传输的信号相同。
62.需要进行说明的是，驱动晶体管t1、写入晶体管t2、基于第一晶体管t31与第二晶体管t32构造的组合晶体管t3、基于晶体管t31与晶体管t32构造的组合晶体管t4、晶体管t5、晶体管t6、晶体管t7、第一防漏电晶体管t81以及存储电容cst各自所在的位置均为图9中各标引线所指示的附近区域，而非仅指某一个点。该附近区域可以包括显示面板的多个膜层，以至少实现本技术中像素电路的构造。
63.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
64.以上对本技术实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。