wirelessdisplaydeviceshavinghighresolutiondisplaysuitableforuseasamobileinternetdevice”的pct国际申请no.pct/us09/38601、2012年4月25日提交的、名称为“improvedheadsetcomputer”的美国申请no.61/638,419,其中的每个申请通过引用被整体合并于此。11.如本文中使用的，“hsc”耳机计算机、“hmd”头戴式显示设备和“无线计算耳机”设备可以被互换使用。12.本文所描述的实施例降低微型显示器的功率，例如与hsc相关联的实施例通过选择性地使能和禁能将信息信号驱动到微型显示器的像素阵列的缓冲器。到缓冲器的使能控制信号仅在需要缓冲器以用于将信息驱动到像素阵列时使能缓冲器。13.在一个方面中，本发明可以是生成用于由像素阵列使用的列信号的方法，该方法包括将两个或更多个可控总线缓冲器串联连接。该两个或更多个可控总线缓冲器中的每个可控总线缓冲器的输出驱动相关联的节点。该方法还包括向该两个或更多个可控总线缓冲器的串联连接的串的输入提供列数据信号，以及顺序地使能该两个或更多个可控总线缓冲器的该串联连接的串中的每个可控总线缓冲器。每个节点相对于时间被顺序地驱动。14.在一个实施例中，为了该顺序地使能，接收该列信号的该可控总线缓冲器首先被使能。在另一实施例中，为了该顺序地使能，在下一个随后的可控总线缓冲器被使能时，每个被使能的可控总线缓冲器保持使能。在一个实施例中，为了该顺序地使能，接收该列信号的该可控总线缓冲器最后被使能。15.在一个实施例中，每个节点被电耦合到相关联的可控本地输出缓冲器的输入。另一实施例还包括以与该可控总线缓冲器的该顺序地使能相关联的次序而顺序地使能该可控本地输出缓冲器中的每个可控本地输出缓冲器。另一实施例还包括禁能该可控总线缓冲器中的未被使能的每个可控总线缓冲器，并且禁能该可控本地输出缓冲器中的未被使能的每个可控本地输出缓冲器。16.在一个实施例中，未被使能的可控总线缓冲器输出高阻抗状态。在另一实施例中，未被使能的可控总线缓冲器输出固定的逻辑状态。另一实施例还包括将每个可控总线缓冲器和每个本地输出缓冲器的该顺序地使能与关联于该像素阵列的扫描模式相协调。17.在另一方面中，本发明可以是用于像素阵列的列驱动器，其包括串联连接的两个或更多个可控总线缓冲器和两个或更多个可控本地输出缓冲器，每个可控总线缓冲器具有驱动相关联的节点的输出，每个可控本地输出缓冲器具有电耦合到该相关联的节点中的一个节点的输入，并且每个可控本地输出缓冲器具有驱动该像素阵列的一个或多个列的输出。该列驱动器还可以包括使能控制器，其驱动该两个或更多个可控总线缓冲器的一个或多个总线使能输入，并且驱动该两个或更多个可控本地输出缓冲器的一个或多个本地输出使能输入。该使能控制器顺序地使能该两个或更多个可控总线缓冲器的串联连接的串中的每个可控总线缓冲器，使得每个节点根据总线序列被驱动。18.在一个实施例中，该控制器被配置为在下一个随后的可控总线缓冲器被使能时，将每个可控总线缓冲器维持为使能。19.在另一实施例中，该使能控制器是状态机。在另一实施例中，该使能控制器是代码驱动处理器。20.在一个实施例中，每个本地输出缓冲器在未被使能时输出高阻抗状态。在另一实施例中，每个本地输出缓冲器在未被使能时输出固定的逻辑状态。21.在一个实施例中，该像素阵列的一个或多个列包括一个或多个dac，使得该本地输出缓冲器驱动至少一个dac。22.在另一实施例中，该使能控制器顺序地使能每个可控本地输出缓冲器，使得该像素阵列的该一个或多个列中的每一列根据本地输出序列被驱动。在另一实施例中，该总线序列与该本地输出序列有关。23.在一个实施例中，该两个或更多个可控总线缓冲器包括具有接收列数据信号的输入的第一可控总线缓冲器。附图说明24.根据如在附图中示出的本发明的示例实施例的以下更具体描述，上文将是显而易见的，附图中相同参考标号贯穿不同视图指代相同部件。附图不一定按比例绘制，而是将重点放在说明本发明的实施例。25.图1示出根据本实施例的微型显示器的简单示例。26.图2示出图1中所示的列驱动器的放大视图。27.图3示出图1的列驱动器中的数字到模拟转换器的示例。28.图4示出列驱动器架构的示例。29.图5示出根据所描述的实施例的列驱动器架构的示例。具体实施方式30.本发明的示例实施例的描述如下。31.本文所描述的微显示器可以在例如耳机计算机的许多移动通信和计算应用中使用。这样的耳机计算机的一个示例在2014年11月13日提交的、名称为“textselectionusinghmdhead-trackerandvoice-command”的美国专利申请no.14/540,905中公开，其全部内容通过引用合并于此。32.如由图1中的示例实施例所示，本文所描述的微显示器通常包括由多个数据和控制信号驱动的像素阵列102。在该简单示例中，微显示器100包括20列和16行的总共320个像素。如上所述，实际实用的微型显示器通常具有更多的像素(例如，具有1024列和768行的xga)。33.微型显示器包括一起向像素阵列102提供信息的列驱动器104和行驱动器106。列驱动器104通常向像素提供图像信息，并且行驱动器106向像素提供控制信息。34.针对特定像素列110的列驱动器信号108可以包括多个信号。图2示出针对红-绿-蓝(rgb)像素阵列的列驱动器104的放大视图。35.图2示出针对阵列的单列204的开头两个像素202。每个像素202包括红色分量206、绿色分量208和蓝色分量210。针对每一列，列驱动器104驱动三个信息信号；红色信号212、绿色信号214和蓝色信号216。这些信息信号在列204中延伸至所有像素。36.驱动像素的信息信号通常是模拟信号，该模拟信号通过数字到模拟转换器(dac)从数字信号生成。图3示出针对一个像素列的这样的转换的示例。数字缓冲器302驱动30位的信息(10位的红色信息、10位的绿色信息和10位的蓝色信息)，并且将该30位提供到三通道dac304。三通道dac304内的每个通道将10位的信息转换为模拟信号；换句话说，三通道dac304包括10位红色dac306、10位绿色dac308和10位蓝色dac310。37.因为列驱动器104在典型的像素阵列中驱动大量的列(例如，多达1024或以上)，因此驱动dac的列驱动器的数字部分可以由多个总线或总线链组成。图4示出一个这样的列驱动器架构的示例。信息信号总线402被提供到总线缓冲器404，总线缓冲器404的输出被提供到另一个缓冲器，并且以此类推。总线可以是例如如在上文中图3中所描述的30位。每个缓冲器404的输出被称为节点-在该示例中，节点被称为node_1406、node_2408、node_3410和node_n412。38.节点中的每个节点被提供到受控(也被称为可控)本地输出缓冲器(即，具有可以通过施加到缓冲器的控制信号而被使能或禁能的输出的缓冲器)的输入。39.在图4中，node_1406被施加到受控缓冲器414的输入，以产生本地输出总线out_local_1416。类似地，node_2408被用来形成本地输出总线out_local_2418，node_3410被用来产生本地输出总线out_local_3420，并且以此类推。40.类似于图3中所示的示例，这些本地输出总线被用来驱动dac或dac组。可以要求每个本地输出总线来驱动大量dac(例如，64个或更多的dac，对应于64个或更多的像素列)41.用于降低由微型显示器使用的功率的一种技术是选择性地使能缓冲器组，以选择性地驱动相关联的本地输出总线，使得缓冲器组仅在需要缓冲器组时进行驱动。在缓冲器没有驱动相关联的本地输出总线时，缓冲器被设置为驱动高阻抗状态或固定的逻辑电平(例如，逻辑低)。42.图4中的时序图424示出该技术。信号en_1、en_2、en_3到en_n被用来相对于时间选择性地分别使能输出416、418、420到422。43.图5示出根据所描述的实施例的用于进一步降低由微型显示器所需的功率的技术。在图5的示例实施例中，产生node_1406、node_2408、node_3410和node_n412的总线缓冲器404(根据图4)被替换为可控总线缓冲器。因为图4中的总线缓冲器404不能被控制，因此该总线缓冲器404总是被使能，输出node_1406、node_2408、node_3410和node_n412被不断地驱动。与驱动这些节点相关联的总电容是相当显著(significant)的，特别是对于具有大量像素和宽信息数据字段(field)(例如，本文所描述的示例3×10位rgb阵列)的微型显示器阵列。44.缓冲器所需的功率量与驱动器的有功(active)电容乘以被驱动的电压的平方有关(即，cv2)。减小电容因此减小了功率。所描述的实施例通过将那些缓冲器替换为受控缓冲器，并且仅在需要受控缓冲器时使能它们，来降低驱动器404的电容。45.图5示出根据本发明的一个方面的用于像素阵列的列驱动器架构的本地总线部分的示例实施例。根据时序图514，该实施例控制到对应缓冲器504的激活的输入信号psen_1506、psen_2508、psen_3510到psen_n512。与图4一样，在使能信号(例如，en_1)是激活的时，其使能相关联的缓冲器的输出。psen信号没有被明确地示出在图5的时序图中。然而，psen信号固有地由node_1、node_2…node_n信号线中存在或缺乏的脉冲来示出。在psen_n信号是激活的(使能)时，node_n脉冲存在。在psen_n信号是非激活的(禁能)时，node_n脉冲不存在。46.对于从左到右扫描，在en_1是激活的时，信号psen_1506是激活的。如图5的时序图中所示，在en_1是激活的时，仅node_1是激活的(即，产生脉冲)。虽然node_2、node_3到node_n的“非激活”被示出为“低”，但是在图5中，在相关联的缓冲器未使能的情况下，输出可以备选地处于不确定的“高阻抗”状态。47.在en_2是激活的时，psen_1和psen_2两者是激活的。如图5中所示，在en_2是激活的时间期间，node_1和node_2两者产生脉冲，而node_3到node_n示出不激活。48.在en_3是激活的时，psen_1和psen_2和psen_3是激活的，因此node_1、node_2和node_3具有脉冲，而对于所有n大于3的节点node_n是非激活的。类似地，使能信号en_4到en_n被顺序地激活，直到所有n个节点包括驱动数据(在该示例中，脉冲)。49.在所描述的实施例中，如图5中所示，使能信号en_1到en_n和psen_1到psen_n可以由使能控制器520生成。使能控制器可以是简单的状态机，由计数器驱动的组合逻辑块、软件或固件代码驱动的处理器或控制器、或本领域已知的任何其它这样的信号发生器。50.如关于图5所描述地顺序地激活缓冲器505，使得缓冲器的输出节点不都是不断地激活的，这可以减少缓冲器505的功率需求(对时间求平均)达40％或更多。51.对于从右到左扫描，可以相反地进行上文的处理。换句话说，起初所有psen_n可以是激活的以开始，然后每个psen_n可以被逐个去激活(例如，首先psen_n-1，然后psen_n-2等)，直到所有psen_n被去激活(并且它们对应的缓冲器504未使能)。52.将清楚，本文所描述的一个或多个实施例中可以以许多不同形式的软件和硬件来实现。软件代码和/或用于实现本文所描述的实施例专用硬件不限制本发明。因此，在不参考具体软件代码和/或专用硬件的情况下描述实施例的操作和行为-可以理解人们将能够设计实现基于本文的描述的实施例的软件和/或硬件。53.此外，本发明的某些实施例可以被实现为执行一个或更多功能的逻辑。该逻辑可以是基于硬件的、基于软件的、或者基于硬件和基于软件的组合。一些或全部的逻辑可以被存储在一个或多个有形计算机可读存储介质上，并且可以包括可以由控制器或处理器执行的计算机可执行指令。计算机可执行指令可以包括实现本发明的一个或多个实施例的指令。有形计算机可读存储介质可以是易失性的或非易失性的，并且可以包括例如闪存、动态存储器、可移除盘以及非可移除盘。54.虽然已经参考本发明的示例实施例具体示出和描述了本发明，但是本领域技术人员将理解，可以在本发明中进行形式和细节的各种改变，而不脱离由所附权利要求涵盖的本发明的范围。当前第1页12当前第1页12