1.本发明实施例涉及显示技术，尤其涉及一种像素驱动电路。


背景技术：

2.显示面板中的像素驱动电路能够根据数据信号发出对应灰阶的光，使得显示面板显示特定的画面，在显示面板中有着重要的应用，随着显示技术的发展，显示面板的应用也越来越广泛，相应的对显示面板显示质量的要求越来越高，相应的对像素驱动电路的要求也越来越高。
3.然而，现有的像素驱动电路存在低频下闪烁，flicker(闪烁)不达标的问题。


技术实现要素：

4.本发明提供一种像素驱动电路，以改善像素驱动电路的闪烁现象。
5.第一方面，本发明实施例提供了一种像素驱动电路，所述像素驱动电路包括：
6.驱动模块，用于产生驱动电流；发光模块，用于响应所述驱动电流发光；数据写入模块，用于在充电阶段将数据信号写入所述驱动模块的控制端；阈值补偿模块，用于在所述充电阶段抓取所述驱动模块的阈值电压至所述驱动模块的控制端；存储模块，用于维持所述驱动模块的控制端的电位；第一初始化模块，用于在初始化阶段初始化所述驱动模块的控制端；
7.防漏电节点，所述阈值补偿模块连接于所述防漏电节点与所述驱动模块的控制端之间，所述第一初始化模块连接于初始化信号输入端与所述防漏电节点之间；第一保持模块，用于保持所述防漏电节点的电位；第一阻隔模块，用于在发光阶段阻隔所述防漏电节点与所述发光模块之间的导电通路。
8.可选地，所述第一初始化模块的第一端与所述初始化信号输入端电连接，所述第一初始化模块的控制端与所述像素驱动电路的第一扫描信号输入端电连接；
9.所述数据写入模块的第一端与所述像素驱动电路的数据信号输入端电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接，所述数据写入模块的控制端与所述像素驱动电路的第二扫描信号输入端电连接；
10.所述存储模块的第一端与所述像素驱动电路的第一电源信号输入端电连接，所述存储模块的第二端与所述驱动模块的控制端电连接；
11.所述像素驱动电路还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块的第一端与所述第一电源信号输入端电连接，所述第一发光控制模块的第二端与所述驱动模块的第一端电连接，所述第一发光控制模块的控制端与所述像素驱动电路的使能信号输入端电连接；所述第二发光控制模块的第一端与所述驱动模块的第二端电连接，所述第二发光控制模块的第二端与所述发光模块的第一端电连接，所述第二发光控制模块的控制端与所述使能信号输入端电连接；所述发光模块的第二端与所述像素驱动电路的第二电源信号输入端电连接；
12.所述第一保持模块的第一端与所述初始化信号输入端或所述第一电源信号输入端电连接，所述第一保持模块的第二端与所述防漏电节点电连接。
13.可选地，所述第一阻隔模块的第一端与所述防漏电节点电连接，所述第一阻隔模块的第二端与所述第一初始化模块的第二端以及所述驱动模块的第二端电连接，所述第一阻隔模块的控制端与所述第二扫描信号输入端电连接；所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述防漏电节点电连接，所述阈值补偿模块的控制端与所述第二扫描信号输入端电连接。
14.可选地，所述充电阶段与所述初始化阶段时间上部分交叠。
15.可选地，所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述防漏电节点电连接，所述阈值补偿模块的控制端与所述像素驱动电路的长扫描信号输入端电连接；所述第一阻隔模块的第一端与所述防漏电节点电连接，所述第一阻隔模块的第二端与所述驱动模块的第二端电连接，所述第一阻隔模块的控制端与所述第二扫描信号输入端或者所述长扫描信号输入端电连接；其中，所述长扫描信号输入端配置为在所述初始化阶段及所述充电阶段均输入导通信号。
16.可选地，所述第一阻隔模块的控制端与所述长扫描信号输入端电连接，所述像素驱动电路还包括第二保持模块，所述第二保持模块用于保持所述驱动模块的第一端的电位，所述长扫描信号输入端配置为在所述充电阶段与所述发光阶段之间输入预设时间的导通信号。
17.可选地，所述像素驱动电路还包括：第二阻隔模块、第三阻隔模块和第二初始化模块；所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述防漏电节点电连接，所述阈值补偿模块的控制端与所述像素驱动电路的长扫描信号输入端电连接；所述第一阻隔模块的第一端与所述防漏电节点电连接，所述第一阻隔模块的第二端与所述第二阻隔模块的第一端电连接，所述第一阻隔模块的控制端与所述长扫描信号输入端电连接；所述第二阻隔模块的第二端与所述驱动模块的第二端电连接，所述第二阻隔模块的控制端与所述像素驱动电路的第二扫描信号输入端电连接；所述第三阻隔模块的第一端与所述防漏电节点电连接，所述第三阻隔模块的第二端与所述第一初始化模块的第二端电连接，所述第三阻隔模块的控制端与所述长扫描信号输入端电连接；所述第二初始化模块的第一端与所述第一初始化信号输入端电连接，所述第二初始化模块的第二端与所述发光模块的第一端电连接，所述第二初始化模块的控制端与第三扫描信号输入端电连接；所述长扫描信号输入端配置为在所述初始化阶段及所述充电阶段均输入导通信号。
18.可选地，所述长扫描信号输入端还被配置为在插黑阶段输入关断信号。
19.可选地，所述第一阻隔模块为第一双栅晶体管，所述像素驱动电路还包括第三保持模块，所述第三保持模块用于保持所述第一双栅晶体管的双栅节点的电位；
20.和/或，所述第一初始化模块为第二双栅晶体管，所述像素驱动电路还包括第四保持模块，所述第四保持模块用于保持所述第二双栅晶体管的双栅节点的电位。
21.可选地，所述像素驱动电路还包括耦合模块，所述耦合模块用于保持所述驱动模块的控制端的电位，其中，所述耦合模块的第一端与所述驱动模块的控制端电连接，所述耦合模块的第二端与所述阈值补偿模块的控制端电连接。
22.本发明实施例的技术方案，采用的像素驱动电路包括：驱动模块，用于产生驱动电流；发光模块，用于响应驱动电流发光；数据写入模块，用于在充电阶段将数据信号写入驱动模块的控制端；阈值补偿模块，用于在充电阶段抓取驱动模块的阈值电压至驱动模块的控制端；存储模块，用于维持驱动模块的控制端的电位；第一初始化模块，用于在初始化阶段初始化驱动模块的控制端；防漏电节点，阈值补偿模块连接于防漏电节点与驱动模块的控制端之间，第一初始化模块连接于初始化信号输入端与防漏电节点之间；第一保持模块，用于保持防漏电节点的电位；第一阻隔模块，用于在发光阶段阻隔防漏电节点与发光模块之间的导电通路。在发光阶段时驱动模块的控制端只有一条漏电通路，漏电流能够极大地减小，另外通过设置第一保持模块，可以稳定防漏电节点的电位，也即稳定防漏电节点与驱动模块的控制端之间的电位差，防止漏电流增大，也即能够进一步改善漏电现象，从而改善像素驱动电路的闪烁现象。
附图说明
23.图1为本发明实施例一提供的一种像素驱动电路的电路结构示意图；
24.图2为本发明实施例二提供的一种像素驱动电路的电路结构示意图；
25.图3为本发明实施例二提供的一种像素驱动电路的时序图；
26.图4为本发明实施例二提供的一种像素驱动电路的电路结构示意图；
27.图5为本发明实施例二提供的又一种像素驱动电路的电路结构示意图；
28.图6为本发明实施例二提供的又一种像素驱动电路的电路结构示意图；
29.图7为本发明实施例三提供的一种像素驱动电路的电路结构示意图；
30.图8为本发明实施例三提供的又一种像素驱动电路的电路结构示意图；
31.图9为本发明实施例三提供的一种像素驱动电路的时序图；
32.图10为本发明实施例四提供的一种像素驱动电路的电路结构示意图；
33.图11为本发明实施例四提供的又一种像素驱动电路的电路结构示意图；
34.图12为本发明实施例四提供的一种像素驱动电路的时序图；
35.图13为本发明实施例五提供的一种像素驱动电路的电路结构示意图；
36.图14为本发明实施例五提供的又一种像素驱动电路的电路结构示意图；
37.图15为本发明实施例五提供的一种像素驱动电路的时序图；
38.图16为本发明实施例六提供的一种显示面板的结构示意图；
39.图17为本发明实施例七提供的一种显示装置的结构示意图。
具体实施方式
40.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
41.正如背景技术中提到的现有的像素驱动电路在低频下存在闪烁现象较为严重的问题，发明人经过仔细研究发现，产生此技术问题的原因在于：像素驱动电路一般包括驱动晶体管，驱动晶体管的栅极存在较为严重的漏电现象，使得驱动晶体管的栅极电位不稳定，在低刷新频率下驱动晶体管栅极的电位变化较大，从而导致驱动电流变化较大，也即会使
得发光单元产生闪烁现象。
42.基于上述技术问题，本发明提出如下解决方案：
43.实施例一
44.图1为本发明实施例一提供的一种像素驱动电路的电路结构示意图，参考图1，像素驱动电路包括驱动模块101，驱动模块101用于产生驱动电流；发光模块102，发光模块102用于响应驱动电流发光；数据写入模块103，数据写入模块103用于在充电阶段将数据信号写入驱动模块101的控制端；阈值补偿模块104，阈值补偿模块104用于在充电阶段抓取驱动模块101的阈值电压至驱动模块101的控制端；存储模块105，存储模块105用于维持驱动模块101的控制端的电位；第一初始化模块106，第一初始化模块106用于在初始化阶段初始化驱动模块101的控制端；防漏电节点n1，阈值补偿模块104连接于防漏电节点n1与驱动模块101的控制端之间，第一初始化模块106连接于初始化信号输入端vref与防漏电节点n1之间；第一保持模块107，用于保持防漏电节点n1的电位；第一阻隔模块108，用于在发光阶段阻隔防漏电节点n1与发光模块102之间的导电通路。
45.具体地，发光模块102例如可以是oled(organic light emitting diode，有机发光二极管)，oled为电流型器件，响应驱动电流而发光，当发光电流不同时发光的亮度不同，从而可通过控制发光电流的大小来控制发光的亮度，也即控制发光的灰阶，oled典型的可以包括依次堆叠的阳极层、空穴注入层、空穴传输层、电子阻挡层、发光层、空穴阻挡层、电子传输层、电子注入层和阴极层，阳极层中产生的空穴和阴极层中产生的电子在发光层中复合从而产生激子，激子不稳定发生跃迁，从而以光的形式向外辐射能量，当电流不同时，辐射的光的强度不同；像素驱动电路的工作过程至少包括充电阶段和发光阶段，在充电阶段时，数据写入模块103导通，数据信号输入端data输入数据信号(数据信号例如可以是数据电压)，并且此时驱动模块101也导通，数据信号经过驱动模块101、第一阻隔模块108和阈值补偿模块104后写入驱动模块101的控制端，使得驱动模块101控制端的电位发生变化，当驱动模块101的控制端的电位变化至刚好使得驱动模块101关断时，数据信号停止写入，此时驱动模块101控制端的电位包含了驱动模块101的阈值电压的信息，并存储在存储模块105上；在发光阶段，驱动模块101产生驱动电流，存储模块105维持驱动模块101控制端的电位，根据驱动模块101的电流公式，此时驱动模块101产生的驱动电流与驱动模块101的阈值电压无关，使得发光模块101稳定地进行发光；且为了保证驱动模块101在充电阶段能够顺利导通，并且为了消除上一帧发光时残留在驱动模块101控制端的电位，像素驱动电路还设置有第一初始化模块106，典型的在充电阶段开始之前设置初始化阶段，利用初始化信号输入端vref输入初始化信号，对驱动模块101的控制端进行初始化；在本实施例中，阈值补偿模块104连接在防漏电节点n1与驱动模块101的控制端之间，第一初始化模块106连接在防漏电节点n1与初始化信号输入端vref之间，使得在发光阶段，驱动模块101控制端的漏电通路只有通过阈值补偿模块101的一条漏电通路，而传统的像素驱动电路存在通过阈值补偿模块和通过第一初始化模块的两条漏电通路，因此本实施例能够极大地降低漏电流；另一方面，在阈值补偿模块104关断之后，漏电流会流到防漏电节点n1，使得防漏电节点n1电位发生变化，若不加以控制，随着漏电时间的延长，防漏电节点n1的电位变化将会较大，进而使得防漏电节点n1与驱动模块101控制端的电位差也变大，将会进一步加大漏电流，漏电流增大反过来又进一步加快防漏电节点n1电位的变化，从而循环往复使得驱动电流极为不稳
定，造成发光模块的闪烁；本实施例可通过保持模块107来保持防漏电节点n1的电位，使得防漏电节点n1的电位与驱动模块101控制端的电位差始终保持在一个稳定的值，使得漏电流也保持在一个稳定的值，进而可以防止随着漏电时间延长而导致的漏电流加大的问题，也即通过设置第一保持模块107，可进一步减小驱动模块101控制端的漏电流，进而进一步改善闪烁现象，提高显示效果。另外，为了防止在发光阶段防漏电节点n1的电位对发光模块102产生影响，可通过阻隔模块108将防漏电节点n1与发光模块102之间的导通通路切断，从而保证发光模块102能够稳定地发光。需要说明的是，阈值补偿模块104的控制端接入的信号本发明实施例不做具体限定，只要能够在充电阶段导通即可，且第一阻隔模块108的位置也不局限于图1中所示的形式，其更多的连接方式将在后续进行说明。
46.本实施例的技术方案，采用的像素驱动电路包括：驱动模块，用于产生驱动电流；发光模块，用于响应驱动电流发光；数据写入模块，用于在充电阶段将数据信号写入驱动模块的控制端；阈值补偿模块，用于在充电阶段抓取驱动模块的阈值电压至驱动模块的控制端；存储模块，用于维持驱动模块的控制端的电位；第一初始化模块，用于在初始化阶段初始化驱动模块的控制端；防漏电节点，阈值补偿模块连接于防漏电节点与驱动模块的控制端之间，第一初始化模块连接于初始化信号输入端与防漏电节点之间；第一保持模块，用于保持防漏电节点的电位；第一阻隔模块，用于在发光阶段阻隔防漏电节点与发光模块之间的导电通路。在发光阶段时驱动模块的控制端只有一条漏电通路，漏电流能够极大地减小，另外通过设置第一保持模块，可以稳定防漏电节点的电位，也即稳定防漏电节点与驱动模块的控制端之间的电位差，防止漏电流增大，也即能够进一步改善漏电现象，从而改善像素驱动电路的闪烁现象。
47.实施例二
48.本实施例结合具体电路对本发明进行说明，如图1所示，第一初始化模块106的第一端与初始化信号输入端vref电连接，第一初始化模块106的控制端与像素驱动电路的第一扫描信号s1电连接；数据写入模块103的第一端与像素驱动电路的数据信号输入端data电连接，数据写入模块103的第二端与驱动模块101的第一端电连接，数据写入模块101的控制端与像素驱动电路的第二扫描信号输入端s2电连接；存储模块105的第一端与像素驱动电路的第一电源信号输入端vdd电连接，存储模块105的第二端与驱动模块101的控制端电连接；像素驱动电路还包括第一发光控制模块109和第二发光控制模块110，第一发光控制模块109的第一端与第一电源信号输入端vdd电连接，第一发光控制模块109的第二端与驱动模块101的第一端电连接，第一发光控制模块109的控制端与像素驱动电路的使能信号输入端em电连接；第二发光控制模块110第一端与驱动模块101的第二端电连接，第二发光控制模块110的第二端与发光模块102的第二端电连接，第二发光控制模块110的控制端与使能信号输入端em电连接；发光模块102的第二端与像素驱动电路的第二电源信号输入端vss电连接；第一保持模块107的第一端与初始化信号输入端vref或第一电源信号输入端vdd电连接，第一保持模块107的第二端与防漏电节点n1电连接。
49.具体地，第一电源信号输入端vdd可用于输入第一电源信号，第二电源信号输入端vss可用于输入第二电源信号，第一电源信号与第二电源信号的高低电平不同，典型的可设置第一电源信号为高电平，第二电源信号为低电平；在初始化阶段和充电阶段，使能信号输入端em控制第一发光控制模块109和第二发光控制模块110关断，从而避免发光模块102误
发光；在发光阶段，第一发光控制模块109和第二发光控制模块110导通，为发光模块102发光提供电压通路，使得驱动模块101产生的驱动电流能够流到发光模块102；需要说明的是，第一保持模块107的第一端接入一个恒定电位即可，为了减少像素驱动电路中信号线的数量，本实施例可以将第一保持模块107的第一端连接第一电源信号输入端vdd或者初始化信号输入端vref。
50.可选地，继续参考图1，第一阻隔模块108的第一端与防漏电节点n1电连接，第一阻隔模块108的第二端与第一初始化模块106的第二端以及驱动模块101的第二端电连接，第一阻隔模块108的控制端与第二扫描信号输入端s2电连接；阈值补偿模块104的第一端与驱动模块101的控制端电连接，阈值补偿模块104的第二端与防漏电节点n1电连接，阈值补偿模块104的控制端与第二扫描信号输入端s2电连接。
51.具体地，本实施例中第一初始化模块106的第二端通过第一阻隔模块108与防漏电节点n1电连接，在初始化阶段，需要同时导通第一初始化模块106、第一阻隔模块108和阈值补偿模块104；示例性地，图2为本发明实施例二提供的一种像素驱动电路的电路结构示意图，参考图2，驱动模块101包括第一晶体管m1，第一晶体管m1的第一端作为驱动模块101的第一端，第一晶体管m1的第二端作为驱动模块101的第二端，第一晶体管m1的控制端作为驱动模块101的控制端；发光模块102为oled；数据写入模块103包括第二晶体管m2，第二晶体管m2的第一端作为数据写入模块103的第一端，第二晶体管m2的第二端作为数据写入模块103的第二端，第二晶体管m2的控制端作为数据写入模块103的控制端；阈值补偿模块104包括第三晶体管m4，第三晶体管m4的第一端作为阈值补偿模块104的第一端，第三晶体管m4的第二端作为阈值补偿模块104的第二端，第三晶体管m4的控制端作为阈值补偿模块104的控制端；存储模块105包括第一电容c1，第一电容c1的第一端作为存储模块105的第一端，第一电容c1的第二端作为存储模块105的第二端；第一初始化模块106包括第五晶体管m5，第五晶体管m5的第一端作为第一初始化模块106的第一端，第五晶体管m5的第二端作为第一初始化模块106的第二端，第五晶体管m5的控制端作为第一初始化模块106的控制端；第一保持模块107包括第二电容c2，第二电容c2的第一端作为第一保持模块107的第一端，第二电容c2的第二端作为第一保持模块107的第二端；第一阻隔模块108包括第六晶体管m6，第六晶体管m6的第一端作为第一阻隔模块108的第一端，第六晶体管m6的第二端作为第一阻隔模块108的第二端，第六晶体管m6的控制端作为第一阻隔模块108的控制端；第一发光控制模块109包括第七晶体管m7，第七晶体管m7的第一端作为第一发光控制模块109的第一端，第七晶体管m7的第二端作为第一发光控制模块109的第二端，第七晶体管m7的控制端作为第一发光控制模块109的控制端；第二发光控制模块110包括第八晶体管m8，第八晶体管m8的第一端作为第二发光控制模块110的第一端，第八晶体管m8的第二端作为第二发光控制模块110的第二端，第八晶体管m8的控制端作为第二发光控制模块110的控制端。
52.具体地，第一至第八晶体管均可以是p型晶体管或者n型晶体管，因p型晶体管在显示面板中的制作工艺较为成熟，且成本较低，因此可优选第一至第八晶体管均为p型晶体管，p型晶体管具有控制端为高电平时关断，控制端为低电平时导通的特点，当然在其它一些实施方式中第一至第八晶体管还可以是n型晶体管，此时需要将各扫描信号、使能信号以及电源信号设置为极性相反的信号；如图3所示，图3为本发明实施例二提供的一种像素驱动电路的时序图，图3可与图2相对应，其中，波形g为驱动模块101的控制端的电位的波形，
波形anode为流过发光模块102的驱动电流的波形图，以下结合图3和图2对本发明实施例二提供的像素驱动电路的工作原理进行说明：
53.t0阶段，此阶段为上一帧信号的发光阶段；
54.t1阶段，在此阶段使能信号输入端em输入的使能信号的上升沿到来，第一发光控制模块109以及第二发光控制模块110关闭，发光模块102停止发光，从而开启本帧的显示；
55.t2阶段，此阶段为初始化阶段的第一子阶段，在t2阶段时，第一扫描信号输入端s1输入的第一扫描信号的低电平到来，第一初始化模块106导通，但由于阈值补偿模块104以及第一阻隔模块108位于第一初始化模块106初始化驱动模块101控制端的路径上，且此时第二扫描信号输入端s2输入的第二扫描信号为高电平，也即阈值补偿模块104和第一阻隔模块108均关断，因此驱动模块的控制端在t2阶段时并未进行初始化；
56.t3阶段，此阶段为充电阶段与初始化阶段时间上交叠的阶段，即初始化阶段的第二子阶段，还是充电阶段的第一子阶段，本实施例设置充电阶段与初始化阶段在时间上部分交叠，也即设置t3阶段，在此阶段时第一扫描信号输入端s1输入的第一扫描信号为低电平，第一初始化模块106导通，第二扫描信号输入端s2输入的第二扫描信号也是低电平，因此在t3阶段第一阻隔模块108和阈值补偿模块104均导通，初始化信号输入端vref输入的初始化信号写入驱动模块101的控制端，便于后续驱动模块101导通，并且此时驱动模块101中有较大电流通过，避免驱动模块101长期处于一个状态，可以改善残影的问题；
57.t4阶段，此阶段为充电阶段的第二子阶段，在t4阶段时，第一扫描信号输入端s1输入的第一扫描信号变为高电平，第一初始化模块106关断，而第二扫描信号输入端s2输入的第二扫描信号仍为低电平，此时数据写入模块103、第一阻隔模块108以及阈值补偿模块104继续导通，数据信号输入端data输入的数据信号通过驱动模块101、第一阻隔模块108和阈值补偿模块107之后写入驱动模块101的控制端，使得驱动模块101控制端的电位发生变化，当驱动模块101控制端的电位变化至与驱动模块101的第一端的电位差值为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动模块101的阈值电压相关，并且存储在存储模块105上；
58.t5阶段，此阶段第一扫描信号和第二扫描信号均为高电平，且使能信号输入端em输入的使能信号也是高电平，进入准备发光阶段；
59.t6阶段，此阶段使能信号变为低电平，第一发光控制模块109和第二发光控制模块110导通，发光模块102开始发光，且此阶段驱动模块101产生的驱动电流与驱动模块101的阈值电压无关；并且由于此时第一保持模块107的保持作用，防漏电节点n1的电位较为稳定，使得驱动模块101的控制端的电位也较为稳定，也即波形g较为平整，从而极大地改善闪烁的问题。
60.在本实施例中，通过设置初始化阶段和充电阶段至少部分交叠，可以设置第一扫描信号和第二扫描信号为一组信号，也即第二扫描信号可以是由第一扫描信号移位得到，换句话说，只需要一个gip电路就可以生产像素驱动电路所需要的扫描信号，不需要再额外设置其它的gip电路，有利于显示面板窄边框的实现。
61.优选地，在本实施例中，第一阻隔模块108和阈值补偿模块104可由一个双栅晶体管的两个子晶体管分别构成，也即第三晶体管m4和第六晶体管m6为一个双栅晶体管的两个子晶体管，从而可以降低工艺难度，节省版图空间，还可以进一步降低漏电流。另外，构成第
一初始化模块106的第五晶体管m5也可以是双栅晶体管，可以进一步地降低漏电流。
62.优选地，第二电容c2的电容值越大，对防漏电节点n1的电位保持作用越好，因此可设置第二电容c2的电容值较大，典型的例如可以设置第二电容c2的电容值大于存储模块105的电容值。
63.可选地，图4为本发明实施例二提供的一种像素驱动电路的电路结构示意图，参考图4，像素驱动电路还可包括第二初始化模块111，第二初始化模块111的第一端与初始化信号输入端vref电连接，第二初始化模块111的第二端与发光模块102的第一端电连接，第二初始化模块111的控制端与像素驱动电路的第三扫描信号输入端s3电连接。
64.具体地，第二初始化模块111可包括第九晶体管m9，第九晶体管m9的第一端作为第二初始化模块111的第一端，第九晶体管m9的第二端作为第二初始化模块111的第二端，第九晶体管m9的控制端作为第二初始化模块111的控制端，第九晶体管m9例如可以是p型晶体管；第二初始化模块111用于对发光模块102进行初始化，防止上一帧残留在发光模块102上的电位对本帧发光产生影响，第三扫描信号输入端s3输入的第三扫描信号控制第二初始化模块111的导通或者关断，第三扫描信号可以是由第一扫描信号复用得到，也可以是由第二扫描信号复用得到，还可以是一个额外的扫描信号，且该扫描信号与第一扫描信号也是互为移位的信号，只要在发光阶段之前对发光模块102进行复位即可。
65.可选地，图5为本发明实施例二提供的又一种像素驱动电路的电路结构示意图，参考图5，与图4中所示的像素驱动电路不同的是，本实施例中像素驱动电路的第一阻隔模块108连接在防漏电节点n1与驱动模块101的第二端之间，也即是说，阈值补偿模块104的第二端与防漏电节点n1电连接，第一阻隔模块108的第一端与防漏电节点n1电连接，第一阻隔模块108的第二端与驱动模块101的第二端电连接，第一阻隔模块108的控制端与第二扫描信号输入端s2电连接；第一初始化模块106的第二端与防漏电节点n1电连接；本实施例的像素驱动电路的时序图与图3相同，工作原理也与图4所示的像素驱动电路的工作原理相同，在此不再赘述。
66.可选地，图6为本发明实施例二提供的又一种像素驱动电路的电路结构示意图，参考图6，第一阻隔模块108为第一双栅晶体管，像素驱动电路还包括第三保持模块112，第三保持模块112用于保持第一双栅晶体管的双栅节点的电位。
67.具体地，第一双栅晶体管的双栅节点也即是第一双栅晶体管中两个子晶体管源漏极相连的节点，当双栅晶体管关断时，双栅晶体管的双栅节点的电位不稳定，若不保持住一个电位，防漏电节点n1通过该双栅节点漏电的现象也较为严重，因此本实施例可在双栅节点处设置第三保持模块112，从而保持住第一双栅晶体管的双栅节点的电位，从而能够进一步保持防漏电节点n1的电位稳定。示例性地，第三保持模块112可包括第三电容c3，第三电容c3的第一端与第一双栅晶体管的双栅节点电连接，第三电容c3的第二端可接入一个固定信号，例如可以与初始化信号输入端vref电连接，也可以与第一电源信号输入端vdd电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。另外，虽然以图6中所示的第一阻隔模块108为双栅晶体管进行实例，在其它一些实施方式中，也可以设置图4中的第一阻隔模块108为双栅晶体管。
68.可选地，继续参考图6，第一初始化模块106为第二双栅晶体管，像素驱动电路还包括第四保持模块113，第四保持模块113用于保持第二双栅晶体管的双栅节点的电位。
69.具体地，第二双栅晶体管的双栅节点也即第二双栅晶体管中两个子晶体管源漏极相连的节点，当双栅晶体管关断时，双栅晶体管的双栅节点的电位不稳定，若不保持住一个电位，防漏电节点n1通过该双栅节点漏电的现象也较为严重，因此本实施例可在第二双栅晶体管的双栅节点处设置第四保持模块113，从而保持住第二双栅晶体管的双栅节点的电位，从而能够进一步保持防漏电节点n1的电位稳定。示例性地，第四保持模块113可包括第四电容c4，第四电容c4的第一端与第二双栅晶体管的双栅节点电连接，第四电容c4的第二端可接入一个固定信号，例如可以与初始化信号输入端vref电连接，也可以与第一电源信号输入端vdd电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。
70.可选地，继续参考图6，像素驱动电路还包括耦合模块114，耦合模块114用于调节驱动模块101的控制端的电位，其中，耦合模块114的第一端与驱动模块101的控制端电连接，耦合模块114的第二端与阈值补偿模块104的控制端电连接。
71.具体地，在本实施例中，耦合模块114可以包括第五电容c5，第五电容c5的第一端作为耦合模块114的第一端，第五电容c5的第二端作为耦合模块114的第二端，通过设置第五电容c5，等效于增加了存储模块的电容值，更有利于保持驱动模块101控制端的电位的稳定性，从而更有利于降低闪烁的现象；另一方面，由于耦合模块114连接的是阈值补偿模块104的控制端，当阈值补偿模块104控制端的电位由低电平变化为高电平时，还可以增加驱动模块101控制端的电位，从而补偿驱动模块101控制端电位的损失，进而进一步维持驱动模块101控制端电位的稳定性。
72.优选地，为了保证第三保持模块112、第四保持模块113以及耦合模块114具有较好的保持作用，可设置第三电容c3、第四电容c4以及第五电容c5均较大，典型的可设置三者均大于存储模块105的电容值，从而可以降低漏电流对对应节点的电位的影响，也即能够对该点具有很好的电位保持作用。
73.实施例三
74.图7为本发明实施例三提供的一种像素驱动电路的电路结构示意图，参考图7，在本实施例中，与实施例二中像素驱动电路连接关系相同的部分为：第一初始化模块106的第一端与初始化信号输入端vref电连接，第一初始化模块106的控制端与像素驱动电路的第一扫描信号s1电连接；数据写入模块103的第一端与像素驱动电路的数据信号输入端data电连接，数据写入模块103的第二端与驱动模块101的第一端电连接，数据写入模块101的控制端与像素驱动电路的第二扫描信号输入端s2电连接；存储模块105的第一端与像素驱动电路的第一电源信号输入端vdd电连接，存储模块105的第二端与驱动模块101的控制端电连接；像素驱动电路还包括第一发光控制模块109和第二发光控制模块110，第一发光控制模块109的第一端与第一电源信号输入端vdd电连接，第一发光控制模块109的第二端与驱动模块101的第一端电连接，第一发光控制模块109的控制端与像素驱动电路的使能信号输入端em电连接；第二发光控制模块110第一端与驱动模块101的第二端电连接，第二发光控制模块110的第二端与发光模块102的第二端电连接，第二发光控制模块110的控制端与使能信号输入端em电连接；发光模块102的第二端与像素驱动电路的第二电源信号输入端vss电连接；第一保持模块107的第一端与初始化信号输入端vref或第一电源信号输入端vdd电连接，第一保持模块107的第二端与防漏电节点n1电连接。第一保持模块107的第一端接入
一个固定电位的信号即可，本实施例为了布线方便以及减少信号线的数量而将第一保持模块107的第一端连接了初始化信号输入端vref或者第一电源信号输入端vdd。
75.另外，本实施例中阈值补偿模块104的第一端与驱动模块101的控制端电连接，阈值补偿模块104的第二端与防漏电节点n1电连接，阈值补偿模块104的控制端与像素驱动电路的长扫描信号输入端emb电连接；第一阻隔模块108的第一端与防漏电节点n1电连接，第一阻隔模块108的第二端与驱动模块101的第二端电连接，第一阻隔模块108的控制端与第二扫描信号输入端s2电连接；长扫描信号输入端em配置为在初始化阶段及充电阶段均输入导通信号。
76.具体地，在本实施例中，第一扫描信号输入端s1输入的第一扫描信号和第二扫描信号输入端s2输入的第二扫描信号为同一组扫描信号，也即第一扫描信号和第二扫描信号由同一组gip电路生成，其脉宽相同，互为移位的关系；而长扫描信号输入端emb输入的长扫描信号脉宽较长，其脉宽的持续时间至少覆盖了初始化阶段和充电阶段，在初始化阶段时阈值补偿模块104和第一初始化模块106均导通，使得初始化信号输入到驱动模块101的控制端，对驱动模块101的控制端进行初始化，并方便驱动模块101在充电阶段导通，在充电阶段，数据写入模块103、第一阻隔模块108以及阈值补偿模块104均导通，使得数据信号经过数据写入模块103、驱动模块101、第一阻隔模块108以及阈值补偿模块104之后写入驱动模块101的控制端，当驱动模块101的控制端的电位与其第一端的电位差为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动模块101的阈值电压相关，该电位存储在存储模块105上；在发光阶段，驱动模块产生与其阈值电压无关的驱动电流，从而控制发光模块发光。本实施例的像素驱动电路除了只有一个漏电流通路以及能够对防漏电节点n1的电位进行保持外，由于阈值补偿模块104的控制端额外设置了新的扫描信号，可以保证初始化阶段和充电阶段的时间均较长，因而可以充分地对驱动模块101进行初始化和充电。需要说明的是，导通信号表示能够控制对应的模块导通。
77.示例性地，图8为本发明实施例三提供的又一种像素驱动电路的电路结构示意图，图9为本发明实施例三提供的一种像素驱动电路的时序图，图9与图8相对应，结合图8和图9，驱动模块101包括第一晶体管m1，第一晶体管m1的第一端作为驱动模块101的第一端，第一晶体管m1的第二端作为驱动模块101的第二端，第一晶体管m1的控制端作为驱动模块101的控制端；发光模块102为oled；数据写入模块103包括第二晶体管m2，第二晶体管m2的第一端作为数据写入模块103的第一端，第二晶体管m2的第二端作为数据写入模块103的第二端，第二晶体管m2的控制端作为数据写入模块103的控制端；阈值补偿模块104包括第三晶体管m4，第三晶体管m4的第一端作为阈值补偿模块104的第一端，第三晶体管m4的第二端作为阈值补偿模块104的第二端，第三晶体管m4的控制端作为阈值补偿模块104的控制端；存储模块105包括第一电容c1，第一电容c1的第一端作为存储模块105的第一端，第一电容c1的第二端作为存储模块105的第二端；第一初始化模块106包括第五晶体管m5，第五晶体管m5的第一端作为第一初始化模块106的第一端，第五晶体管m5的第二端作为第一初始化模块106的第二端，第五晶体管m5的控制端作为第一初始化模块106的控制端；第一保持模块107包括第二电容c2，第二电容c2的第一端作为第一保持模块107的第一端，第二电容c2的第二端作为第一保持模块107的第二端；第一阻隔模块108包括第六晶体管m6，第六晶体管
m6的第一端作为第一阻隔模块108的第一端，第六晶体管m6的第二端作为第一阻隔模块108的第二端，第六晶体管m6的控制端作为第一阻隔模块108的控制端；第一发光控制模块109包括第七晶体管m7，第七晶体管m7的第一端作为第一发光控制模块109的第一端，第七晶体管m7的第二端作为第一发光控制模块109的第二端，第七晶体管m7的控制端作为第一发光控制模块109的控制端；第二发光控制模块110包括第八晶体管m8，第八晶体管m8的第一端作为第二发光控制模块110的第一端，第八晶体管m8的第二端作为第二发光控制模块110的第二端，第八晶体管m8的控制端作为第二发光控制模块110的控制端。
78.具体地，第一至第八晶体管均可以是p型晶体管或者n型晶体管，因p型晶体管在显示面板中的制作工艺较为成熟，且成本较低，因此可优选第一至第八晶体管均为p型晶体管，p型晶体管具有控制端为高电平时关断，控制端为低电平时导通的特点，当然在其它一些实施方式中第一至第八晶体管还可以是n型晶体管，此时需要将各扫描信号、使能信号以及电源信号设置为极性相反的信号；以下结合图8和图9对本发明实施例二提供的像素驱动电路的工作原理进行说明：
79.t0阶段，此阶段为上一帧信号的发光阶段；
80.t1阶段，在此阶段使能信号输入端em输入的使能信号的上升沿到来，第一发光控制模块109以及第二发光控制模块110关闭，发光模块102停止发光，从而开启本帧的显示；
81.t2阶段，此阶段长扫描信号的下降沿到来，阈值补偿模块104开启，方便后续进行初始化和充电，通过设置阈值补偿模块104在初始化阶段之前开启，可保证初始化时间能够达到最长，保证初始化效果；
82.t3阶段，此阶段为初始化阶段，也即在t3阶段长扫描信号和第一扫描信号均为低电平，阈值补偿模块104和第一初始化模块106均导通，初始化信号写入驱动模块101的控制端，对驱动模块101进行初始化，并保证在充电阶段驱动模块101能够导通；
83.t4阶段，此阶段为充电阶段，在t4阶段时，第一扫描信号输入端s1输入的第一扫描信号变为高电平，第一初始化模块106关断，而第二扫描信号输入端s2输入的第二扫描信号为低电平，此时数据写入模块103、第一阻隔模块108导通，由于长扫描信号仍为低电平，阈值补偿模块104继续导通，数据信号输入端data输入的数据信号通过驱动模块101、第一阻隔模块108和阈值补偿模块107之后写入驱动模块101的控制端，使得驱动模块101控制端的电位发生变化，当驱动模块101控制端的电位变化至与驱动模块101的第一端的电位差值为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动模块101的阈值电压相关，并且存储在存储模块105上；
84.t5阶段，此阶段第一扫描信号和第二扫描信号均为高电平，且使能信号输入端em输入的使能信号也是高电平，进入准备发光阶段；
85.t6阶段，此阶段使能信号变为低电平，第一发光控制模块109和第二发光控制模块110导通，发光模块102开始发光，且驱动电流不会随驱动模块的阈值电压飘移而变化，使得发光模块的发光稳定性较好；并且由于此时第一保持模块107的保持作用，防漏电节点n1的电位较为稳定，使得驱动模块101的控制端的电位也较为稳定，也即波形g较为平整，从而极大地改善闪烁的问题。
86.可选地，继续参考图8，像素驱动电路还可包括第二初始化模块111，第二初始化模块111的第一端与初始化信号输入端vref电连接，第二初始化模块111的第二端与发光模块
102的第一端电连接，第二初始化模块111的控制端与像素驱动电路的第三扫描信号输入端s3电连接。
87.具体地，第二初始化模块111可包括第九晶体管m9，第九晶体管m9的第一端作为第二初始化模块111的第一端，第九晶体管m9的第二端作为第二初始化模块111的第二端，第九晶体管m9的控制端作为第二初始化模块111的控制端，第九晶体管m9例如可以是p型晶体管；第二初始化模块111用于对发光模块102进行初始化，防止上一帧残留在发光模块102上的电位对本帧发光产生影响，第三扫描信号输入端s3输入的第三扫描信号控制第二初始化模块111的导通或者关断，第三扫描信号可以是由第一扫描信号复用得到，也可以是由第二扫描信号复用得到，还可以是一个额外的扫描信号，且该扫描信号与第一扫描信号也是互为移位的信号，只要在发光阶段之前对发光模块102进行复位即可。
88.可选地，继续参考图8，第一阻隔模块108为第一双栅晶体管，像素驱动电路还包括第三保持模块112，第三保持模块112用于保持第一双栅晶体管的双栅节点的电位。
89.具体地，第一双栅晶体管的双栅节点也即是第一双栅晶体管中两个子晶体管源漏极相连的节点，当双栅晶体管关断时，双栅晶体管的双栅节点的电位不稳定，若不保持住一个电位，防漏电节点n1通过该双栅节点漏电的现象也较为严重，因此本实施例可在双栅节点处设置第三保持模块112，从而保持住第一双栅晶体管的双栅节点的电位，从而能够进一步保持防漏电节点n1的电位稳定。示例性地，第三保持模块112可包括第三电容c3，第三电容c3的第一端与第一双栅晶体管的双栅节点电连接，第三电容c3的第二端可接入一个固定信号，例如可以与初始化信号输入端vref电连接，也可以与第一电源信号输入端vdd电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。
90.可选地，继续参考图8，第一初始化模块106为第二双栅晶体管，像素驱动电路还包括第四保持模块113，第四保持模块113用于保持第二双栅晶体管的双栅节点的电位。
91.具体地，第二双栅晶体管的双栅节点也即第二双栅晶体管中两个子晶体管源漏极相连的节点，当双栅晶体管关断时，双栅晶体管的双栅节点的电位不稳定，若不保持住一个电位，防漏电节点n1通过该双栅节点漏电的现象也较为严重，因此本实施例可在第二双栅晶体管的双栅节点处设置第四保持模块113，从而保持住第二双栅晶体管的双栅节点的电位，从而能够进一步保持防漏电节点n1的电位稳定。示例性地，第四保持模块113可包括第四电容c4，第四电容c4的第一端与第二双栅晶体管的双栅节点电连接，第四电容c4的第二端可接入一个固定信号，例如可以与初始化信号输入端vref电连接，也可以与第一电源信号输入端vdd电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。
92.可选地，继续参考图8，像素驱动电路还包括耦合模块114，耦合模块114用于保持驱动模块101的控制端的电位，其中，耦合模块114的第一端与驱动模块101的控制端电连接，耦合模块114的第二端与阈值补偿模块104的控制端电连接。
93.具体地，在本实施例中，耦合模块114可以包括第五电容c5，第五电容c5的第一端作为耦合模块114的第一端，第五电容c5的第二端作为耦合模块114的第二端，通过设置第五电容c5，等效于增加了存储模块的电容值，更有利于保持驱动模块101控制端的电位的稳定性，从而更有利于降低闪烁的现象；另一方面，由于耦合模块114连接的是阈值补偿模块104的控制端，当阈值补偿模块104控制端的电位由低电平变化为高电平时，还可以增加驱
动模块101控制端的电位，从而补偿驱动模块101控制端电位的损失，进而进一步维持驱动模块101控制端电位的稳定性。为了便于布线，可以设置第五电容c5的第二端与阈值补偿模块104的控制端电连接。
94.本实施例中，通过设置第三电容c3、第四电容c4以及第五电容c5，能够稳定对应的节点的电位，同时还能够减小电容耦合的幅度。
95.实施例四
96.图10为本发明实施例四提供的一种像素驱动电路的电路结构示意图，参考图10，与实施例三中所示的像素驱动电路不同的是，本实施例的像素驱动电路的第一阻隔模块108的控制端也与长扫描信号输入端emb电连接；实施例四中像素驱动电路的具体连接关系为：第一初始化模块106的第一端与初始化信号输入端vref电连接，第一初始化模块106的控制端与像素驱动电路的第一扫描信号s1电连接；数据写入模块103的第一端与像素驱动电路的数据信号输入端data电连接，数据写入模块103的第二端与驱动模块101的第一端电连接，数据写入模块101的控制端与像素驱动电路的第二扫描信号输入端s2电连接；存储模块105的第一端与像素驱动电路的第一电源信号输入端vdd电连接，存储模块105的第二端与驱动模块101的控制端电连接；像素驱动电路还包括第一发光控制模块109和第二发光控制模块110，第一发光控制模块109的第一端与第一电源信号输入端vdd电连接，第一发光控制模块109的第二端与驱动模块101的第一端电连接，第一发光控制模块109的控制端与像素驱动电路的使能信号输入端em电连接；第二发光控制模块110第一端与驱动模块101的第二端电连接，第二发光控制模块110的第二端与发光模块102的第二端电连接，第二发光控制模块110的控制端与使能信号输入端em电连接；发光模块102的第二端与像素驱动电路的第二电源信号输入端vss电连接；第一保持模块107的第一端与初始化信号输入端vref或第一电源信号输入端vdd电连接，第一保持模块107的第二端与防漏电节点n1电连接。阈值补偿模块104的第一端与驱动模块101的控制端电连接，阈值补偿模块104的第二端与防漏电节点n1电连接，阈值补偿模块104的控制端与像素驱动电路的长扫描信号输入端emb电连接；第一阻隔模块108的第一端与防漏电节点n1电连接，第一阻隔模块108的第二端与驱动模块101的第二端电连接，第一阻隔模块108的控制端与长扫描信号输入端emb电连接；长扫描信号输入端em配置为在初始化阶段及充电阶段均输入导通信号。第一保持模块107的第一端接入一个固定电位的信号即可，本实施例为了布线方便以及减少信号线的数量而将第一保持模块107的第一端连接了初始化信号输入端vref或者第一电源信号输入端vdd。
97.具体地，在本实施例中，第一扫描信号输入端s1输入的第一扫描信号和第二扫描信号输入端s2输入的第二扫描信号为同一组扫描信号，也即第一扫描信号和第二扫描信号由同一组gip电路生成，其脉宽相同，互为移位的关系；而长扫描信号输入端emb输入的长扫描信号脉宽较长，其脉宽的持续时间至少覆盖了初始化阶段和充电阶段，在初始化阶段时阈值补偿模块104和第一初始化模块106均导通，使得初始化信号输入到驱动模块101的控制端，对驱动模块101的控制端进行初始化，并方便驱动模块101在充电阶段导通，在充电阶段，数据写入模块103、第一阻隔模块108以及阈值补偿模块104均导通，使得数据信号经过数据写入模块103、驱动模块101、第一阻隔模块108以及阈值补偿模块104之后写入驱动模块101的控制端，当驱动模块101的控制端的电位与其第一端的电位差为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动
模块101的阈值电压相关，该电位存储在存储模块105上；在发光阶段，驱动模块产生与其阈值电压无关的驱动电流，从而控制发光模块发光。本实施例的像素驱动电路除了只有一个漏电流通路以及能够对防漏电节点n1的电位进行保持外，由于阈值补偿模块104的控制端和第一阻隔模块108的控制端额外设置了新的扫描信号，可以保证初始化阶段和充电阶段的时间均较长，因而可以充分地对驱动模块101进行初始化和充电。
98.示例性地，图11为本发明实施例四提供的又一种像素驱动电路的电路结构示意图，图12为本发明实施例四提供的一种像素驱动电路的时序图，图12与图11相对应，结合图12和图11，驱动模块101包括第一晶体管m1，第一晶体管m1的第一端作为驱动模块101的第一端，第一晶体管m1的第二端作为驱动模块101的第二端，第一晶体管m1的控制端作为驱动模块101的控制端；发光模块102为oled；数据写入模块103包括第二晶体管m2，第二晶体管m2的第一端作为数据写入模块103的第一端，第二晶体管m2的第二端作为数据写入模块103的第二端，第二晶体管m2的控制端作为数据写入模块103的控制端；阈值补偿模块104包括第三晶体管m4，第三晶体管m4的第一端作为阈值补偿模块104的第一端，第三晶体管m4的第二端作为阈值补偿模块104的第二端，第三晶体管m4的控制端作为阈值补偿模块104的控制端；存储模块105包括第一电容c1，第一电容c1的第一端作为存储模块105的第一端，第一电容c1的第二端作为存储模块105的第二端；第一初始化模块106包括第五晶体管m5，第五晶体管m5的第一端作为第一初始化模块106的第一端，第五晶体管m5的第二端作为第一初始化模块106的第二端，第五晶体管m5的控制端作为第一初始化模块106的控制端；第一保持模块107包括第二电容c2，第二电容c2的第一端作为第一保持模块107的第一端，第二电容c2的第二端作为第一保持模块107的第二端；第一阻隔模块108包括第六晶体管m6，第六晶体管m6的第一端作为第一阻隔模块108的第一端，第六晶体管m6的第二端作为第一阻隔模块108的第二端，第六晶体管m6的控制端作为第一阻隔模块108的控制端；第一发光控制模块109包括第七晶体管m7，第七晶体管m7的第一端作为第一发光控制模块109的第一端，第七晶体管m7的第二端作为第一发光控制模块109的第二端，第七晶体管m7的控制端作为第一发光控制模块109的控制端；第二发光控制模块110包括第八晶体管m8，第八晶体管m8的第一端作为第二发光控制模块110的第一端，第八晶体管m8的第二端作为第二发光控制模块110的第二端，第八晶体管m8的控制端作为第二发光控制模块110的控制端。
99.具体地，第一至第八晶体管均可以是p型晶体管或者n型晶体管，因p型晶体管在显示面板中的制作工艺较为成熟，且成本较低，因此可优选第一至第八晶体管均为p型晶体管，p型晶体管具有控制端为高电平时关断，控制端为低电平时导通的特点，当然在其它一些实施方式中第一至第八晶体管还可以是n型晶体管，此时需要将各扫描信号、使能信号以及电源信号设置为极性相反的信号；以下结合图12和图11对本发明实施例二提供的像素驱动电路的工作原理进行说明：
100.t0阶段，此阶段为上一帧信号的发光阶段；
101.t1阶段，在此阶段使能信号输入端em输入的使能信号的上升沿到来，第一发光控制模块109以及第二发光控制模块110关闭，发光模块102停止发光，从而开启本帧的显示；
102.t2阶段，此阶段长扫描信号的下降沿到来，阈值补偿模块104开启，方便后续进行初始化和充电，通过设置阈值补偿模块104在初始化阶段之前开启，可保证初始化时间能够达到最长，保证初始化效果；
103.t3阶段，此阶段为初始化阶段，也即在t3阶段长扫描信号和第一扫描信号均为低电平，阈值补偿模块104和第一初始化模块106均导通，初始化信号写入驱动模块101的控制端，对驱动模块101进行初始化，并保证在充电阶段驱动模块101能够导通；
104.t4阶段，此阶段为充电阶段，在t4阶段时，第一扫描信号输入端s1输入的第一扫描信号变为高电平，第一初始化模块106关断，而第二扫描信号输入端s2输入的第二扫描信号为低电平，此时数据写入模块103、第一阻隔模块108导通，由于长扫描信号仍为低电平，阈值补偿模块104继续导通，数据信号输入端data输入的数据信号通过驱动模块101、第一阻隔模块108和阈值补偿模块107之后写入驱动模块101的控制端，使得驱动模块101控制端的电位发生变化，当驱动模块101控制端的电位变化至与驱动模块101的第一端的电位差值为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动模块101的阈值电压相关，并且存储在存储模块105上；
105.t5阶段，此阶段第二扫描信号为高电平，数据信号停止写入，也即充电时间结束；
106.t6阶段，此阶段第一扫描信号和第二扫描信号均为高电平，且使能信号输入端em输入的使能信号也是高电平，进入准备发光阶段；
107.t7阶段，此阶段使能信号变为低电平，第一发光控制模块109和第二发光控制模块110导通，发光模块102开始发光，且驱动电流不会随驱动模块的阈值电压飘移而变化，使得发光模块的发光稳定性较好；并且由于此时第一保持模块107的保持作用，防漏电节点n1的电位较为稳定，使得驱动模块101的控制端的电位也较为稳定，也即波形g较为平整，从而极大地改善闪烁的问题。
108.可选地，继续参考图11，像素驱动电路还包括第二保持模块115，第二保持模块115用于保持驱动模块101的第一端的电位，长扫描信号输入端emb配置为在充电阶段与发光阶段之间输入预设时间的导通信号。
109.具体地，结合图12和图11，在像素驱动电路中，第一扫描信号和第二扫描信号的持续时间一般较短，在低刷新频率时可能会因为充电不充分而导致驱动模块101在充电阶段没有关闭，从而无法达到阈值补偿的效果；本实施例通过设置第二保持模块115，并在充电阶段(t4阶段)与发光阶段(t7阶段)之间设置一个预设时间(t5阶段)，该预设时间内长扫描信号仍为低电平，在充电阶段时，数据信号会写入到第二保持模块115上，在t5阶段时，由于驱动模块101继续导通，存储在第二保持模块115上的数据信号继续通过驱动模块101、第一阻隔模块108以及阈值补偿模块104对驱动模块101的控制端进行充电，从而保证驱动模块101的阈值电压能够得到充分的补偿，保证发光模块102发光的稳定性。示例性地，第二保持模块115的第一端与驱动模块101的第一端电连接，第二保持模块115的第二端与第一电源信号输入端vdd电连接；第二保持模块115可包括第六电容c6，第六电容c6的第一端作为第二保持模块115的第一端，第六电容c6的第二端作为第二保持模块115的第二端。需要说明的是，本实施例第六电容c6连接了第一电源信号输入端vdd，其目的是为了减少信号线的数量，并且为了便于布线；当然在其它一些实施方式中，第六电容c2的第二端接入一个固定信号即可。
110.可选地，继续参考图11，像素驱动电路还可包括第二初始化模块111，第二初始化模块111的第一端与初始化信号输入端vref电连接，第二初始化模块111的第二端与发光模块102的第一端电连接，第二初始化模块111的控制端与像素驱动电路的第三扫描信号输入
端s3电连接。
111.具体地，第二初始化模块111可包括第九晶体管m9，第九晶体管m9的第一端作为第二初始化模块111的第一端，第九晶体管m9的第二端作为第二初始化模块111的第二端，第九晶体管m9的控制端作为第二初始化模块111的控制端，第九晶体管m9例如可以是p型晶体管；第二初始化模块111用于对发光模块102进行初始化，防止上一帧残留在发光模块102上的电位对本帧发光产生影响，第三扫描信号输入端s3输入的第三扫描信号控制第二初始化模块111的导通或者关断，第三扫描信号可以是由第一扫描信号复用得到，也可以是由第二扫描信号复用得到，还可以是一个额外的扫描信号，且该扫描信号与第一扫描信号也是互为移位的信号，只要在发光阶段之前对发光模块102进行复位即可。
112.可选地，继续参考图11，第一阻隔模块108为第一双栅晶体管，像素驱动电路还包括第三保持模块112，第三保持模块112用于保持第一双栅晶体管的双栅节点的电位。
113.具体地，第一双栅晶体管的双栅节点也即是第一双栅晶体管中两个子晶体管源漏极相连的节点，当双栅晶体管关断时，双栅晶体管的双栅节点的电位不稳定，若不保持住一个电位，防漏电节点n1通过该双栅节点漏电的现象也较为严重，因此本实施例可在双栅节点处设置第三保持模块112，从而保持住第一双栅晶体管的双栅节点的电位，从而能够进一步保持防漏电节点n1的电位稳定。示例性地，第三保持模块112可包括第三电容c3，第三电容c3的第一端与第一双栅晶体管的双栅节点电连接，第三电容c3的第二端可接入一个固定信号，例如可以与初始化信号输入端vref电连接，也可以与第一电源信号输入端vdd电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。
114.可选地，继续参考图11，第一初始化模块106为第二双栅晶体管，像素驱动电路还包括第四保持模块113，第四保持模块113用于保持第二双栅晶体管的双栅节点的电位。
115.具体地，第二双栅晶体管的双栅节点也即第二双栅晶体管中两个子晶体管源漏极相连的节点，当双栅晶体管关断时，双栅晶体管的双栅节点的电位不稳定，若不保持住一个电位，防漏电节点n1通过该双栅节点漏电的现象也较为严重，因此本实施例可在第二双栅晶体管的双栅节点处设置第四保持模块113，从而保持住第二双栅晶体管的双栅节点的电位，从而能够进一步保持防漏电节点n1的电位稳定。示例性地，第四保持模块113可包括第四电容c4，第四电容c4的第一端与第二双栅晶体管的双栅节点电连接，第四电容c4的第二端可接入一个固定信号，例如可以与初始化信号输入端vref电连接，也可以与第一电源信号输入端vdd电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。
116.可选地，继续参考图11，像素驱动电路还包括耦合模块114，耦合模块114用于保持驱动模块101的控制端的电位，其中，耦合模块114的第一端与驱动模块101的控制端电连接，耦合模块114的第二端与阈值补偿模块104的控制端电连接。
117.具体地，在本实施例中，耦合模块114可以包括第五电容c5，第五电容c5的第一端作为耦合模块114的第一端，第五电容c5的第二端作为耦合模块114的第二端，通过设置第五电容c5，等效于增加了存储模块的电容值，更有利于保持驱动模块101控制端的电位的稳定性，从而更有利于降低闪烁的现象；另一方面，由于耦合模块114连接的是阈值补偿模块104的控制端，当阈值补偿模块104控制端的电位由低电平变化为高电平时，还可以增加驱动模块101控制端的电位，从而补偿驱动模块101控制端电位的损失，进而进一步维持驱动
模块101控制端电位的稳定性。为了便于布线，可以设置第五电容c5的第二端与阈值补偿模块104的控制端电连接。
118.需要说明的是，在其它一些实施方式中，阈值补偿模块104也可以是双栅晶体管，此时防漏电节点n1为阈值补偿模块104的双栅节点，且此时第一初始化模块和第一阻隔模块不再与防漏电节点n1电连接，而是与阈值补偿模块的第二端电连接。将阈值补偿模块设置为双栅晶体管，可以进一步降低漏电流。
119.实施例五
120.图13为本发明实施例五提供的一种像素驱动电路的电路结构示意图，参考图13，像素驱动电路还包括：第二阻隔模块116、第三阻隔模块117和第二初始化模块111；阈值补偿模块104的第一端与驱动模块101的控制端电连接，阈值补偿模块104的第二端与防漏电节点n1电连接，阈值补偿模块104的控制端与像素驱动电路的长扫描信号输入端emb电连接；第一阻隔模块108的第一端与防漏电节点n1电连接，第一阻隔模块108的第二端与第二阻隔模块116的第一端电连接，第一阻隔模块108的控制端与长扫描信号emb输入端电连接；第二阻隔模块116的第二端与驱动模块101的第二端电连接，第二阻隔模块116的控制端与像素驱动电路的第二扫描信号输入端s2电连接；第三阻隔模块117的第一端与防漏电节点n1电连接，第三阻隔模块117的第二端与第一初始化模块106的第二端电连接，第三阻隔模块117的控制端与长扫描信号输入端emb电连接；第二初始化模块111的第一端与第一初始化信号输入端vref电连接，第二初始化模块111的第二端与发光模块102的第一端电连接，第二初始化模块111的控制端与第三扫描信号输入端s3电连接；长扫描信号输入端emb配置为在初始化阶段及充电阶段均输入导通信号。
121.具体地，本实施例中第一初始化模块106的第一端与初始化信号输入端vref电连接，第一初始化模块106的控制端与像素驱动电路的第一扫描信号s1电连接；数据写入模块103的第一端与像素驱动电路的数据信号输入端data电连接，数据写入模块103的第二端与驱动模块101的第一端电连接，数据写入模块101的控制端与像素驱动电路的第二扫描信号输入端s2电连接；存储模块105的第一端与像素驱动电路的第一电源信号输入端vdd电连接，存储模块105的第二端与驱动模块101的控制端电连接；像素驱动电路还包括第一发光控制模块109和第二发光控制模块110，第一发光控制模块109的第一端与第一电源信号输入端vdd电连接，第一发光控制模块109的第二端与驱动模块101的第一端电连接，第一发光控制模块109的控制端与像素驱动电路的使能信号输入端em电连接；第二发光控制模块110第一端与驱动模块101的第二端电连接，第二发光控制模块110的第二端与发光模块102的第二端电连接，第二发光控制模块110的控制端与使能信号输入端em电连接；发光模块102的第二端与像素驱动电路的第二电源信号输入端vss电连接；第一保持模块107的第一端与初始化信号输入端vref或第一电源信号输入端vdd电连接，第一保持模块107的第二端与防漏电节点n1电连接。第一扫描信号输入端s1输入的第一扫描信号、第二扫描信号输入端s2输入的第二扫描信号以及第三扫描信号输入端s3输入的第三扫描信号为同一组扫描信号，也即第一扫描信号、第二扫描信号和第三扫描信号由同一组gip电路生成，其脉宽相同，互为移位的关系，优选地，第三扫描信号可以与第一扫描信号相同；而长扫描信号输入端emb输入的长扫描信号脉宽较长，其脉宽的持续时间至少覆盖了初始化阶段和充电阶段，在初始化阶段时阈值补偿模块104和第一初始化模块106均导通，使得初始化信号输入到驱动模
块101的控制端，对驱动模块101的控制端进行初始化，并方便驱动模块101在充电阶段导通，在充电阶段，数据写入模块103、第一阻隔模块108以及阈值补偿模块104均导通，使得数据信号经过数据写入模块103、驱动模块101、第一阻隔模块108以及阈值补偿模块104之后写入驱动模块101的控制端，当驱动模块101的控制端的电位与其第一端的电位差为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动模块101的阈值电压相关，该电位存储在存储模块105上；在发光阶段，驱动模块产生与其阈值电压无关的驱动电流，从而控制发光模块发光。本实施例的像素驱动电路除了只有一个漏电流通路以及能够对防漏电节点n1的电位进行保持外，由于阈值补偿模块104的控制端额外设置了新的扫描信号，可以保证初始化阶段和充电阶段的时间均较长，因而可以充分地对驱动模块101进行初始化和充电。
122.另外，在像素驱动电路应用于低刷新频率时，发光模块102的发光时间较长，寿命较短；可通过插黑的方式，也即在插黑阶段控制发光模块102不发光，缩短发光模块102的发光时间，进而延长发光模块的使用寿命；还可以通过插黑的方式将部分人眼敏感的低频亮度成分转变为不敏感的高频亮度成分。本实施例中可以设置在插黑阶段控制长扫描信号输入端输入关断信号，并且在插黑阶段时控制第三扫描信号输入端s3输入第三扫描信号，对发光模块进行复位，从而可以将低频亮度成分变化为高频亮度成分，起到高电流保持率、低闪烁的效果。同时，通过设置第二阻隔模块116和第三阻隔模块117，在插黑阶段对发光模块进行复位时，由于第一扫描信号、第二扫描信号及第三扫描信号为一组gip电路产生，也即插黑阶段第一扫描信号和第二扫描信号的脉冲会相继到来，使得第二阻隔模块116、第一初始化模块106、数据写入模块103导通，本实施例通过设置第二阻隔模块116和第三阻隔模块117，可以将插黑阶段数据信号阻隔在第二阻隔模块处，并将初始化信号阻隔在第三阻隔模块处，从而避免防漏电节点n1的电位以及驱动模块101的控制端的电位受到影响，避免漏电流增大，也即能够进一步改善漏电流较大的现象。换句话说，在插黑时，发光模块102的复位不会影响驱动模块的控制端以及防漏电节点，既消除了人眼敏感的低频亮度成分，又不会改变防漏电节点n1的电位，使得阈值补偿模块104保持低漏电水平，从而消除低频下的闪烁问题。
123.需要说明的是，第一阻隔模块108和第二阻隔模块116的位置可以互换，第三阻隔模块117和第一初始化模块106的位置也可以互换。第一保持模块107的第一端接入一个固定电位的信号即可，本实施例为了布线方便以及减少信号线的数量而将第一保持模块107的第一端连接了初始化信号输入端vref或者第一电源信号输入端vdd。
124.图14为本发明实施例五提供的又一种像素驱动电路的电路结构示意图，图15为本发明实施例五提供的一种像素驱动电路的时序图，结合图14和图15，驱动模块101包括第一晶体管m1，第一晶体管m1的第一端作为驱动模块101的第一端，第一晶体管m1的第二端作为驱动模块101的第二端，第一晶体管m1的控制端作为驱动模块101的控制端；发光模块102为oled；数据写入模块103包括第二晶体管m2，第二晶体管m2的第一端作为数据写入模块103的第一端，第二晶体管m2的第二端作为数据写入模块103的第二端，第二晶体管m2的控制端作为数据写入模块103的控制端；阈值补偿模块104包括第三晶体管m4，第三晶体管m4的第一端作为阈值补偿模块104的第一端，第三晶体管m4的第二端作为阈值补偿模块104的第二端，第三晶体管m4的控制端作为阈值补偿模块104的控制端；存储模块105包括第一电容c1，
第一电容c1的第一端作为存储模块105的第一端，第一电容c1的第二端作为存储模块105的第二端；第一初始化模块106包括第五晶体管m5，第五晶体管m5的第一端作为第一初始化模块106的第一端，第五晶体管m5的第二端作为第一初始化模块106的第二端，第五晶体管m5的控制端作为第一初始化模块106的控制端；第一保持模块107包括第二电容c2，第二电容c2的第一端作为第一保持模块107的第一端，第二电容c2的第二端作为第一保持模块107的第二端；第一阻隔模块108包括第六晶体管m6，第六晶体管m6的第一端作为第一阻隔模块108的第一端，第六晶体管m6的第二端作为第一阻隔模块108的第二端，第六晶体管m6的控制端作为第一阻隔模块108的控制端；第一发光控制模块109包括第七晶体管m7，第七晶体管m7的第一端作为第一发光控制模块109的第一端，第七晶体管m7的第二端作为第一发光控制模块109的第二端，第七晶体管m7的控制端作为第一发光控制模块109的控制端；第二发光控制模块110包括第八晶体管m8，第八晶体管m8的第一端作为第二发光控制模块110的第一端，第八晶体管m8的第二端作为第二发光控制模块110的第二端，第八晶体管m8的控制端作为第二发光控制模块110的控制端；第二初始化模块111包括第九晶体管m9，第九晶体管m9的第一端作为第二初始化模块111的第一端，第九晶体管m9的第二端作为第二初始化模块111的第二端，第九晶体管m9的控制端作为第二初始化模块111的控制端；第二阻隔模块116包括第十晶体管m10，第十晶体管m10的第一端作为第二阻隔模块116的第一端，第十晶体管m10的第二端作为第二阻隔模块116的第二端，第十晶体管m10的控制端作为第二阻隔模块116的控制端；第三阻隔模块117包括第十一晶体管m11，第十一晶体管m11的第一端作为第三阻隔模块117的第一端，第十一晶体管m11的第二端作为第三阻隔模块117的第二端，第十一晶体管m11的控制端作为第三阻隔模块117的控制端。第一至第十一晶体管均可以是p型晶体管或者n型晶体管，因p型晶体管在显示面板中的制作工艺较为成熟，且成本较低，因此可优选第一至第十一晶体管均为p型晶体管，p型晶体管具有控制端为高电平时关断，控制端为低电平时导通的特点，当然在其它一些实施方式中第一至第十一晶体管还可以是n型晶体管，此时需要将各扫描信号、使能信号以及电源信号设置为极性相反的信号；以下结合图14和图15对本发明实施例二提供的像素驱动电路的工作原理进行说明：
125.t0阶段，此阶段为上一帧信号的发光阶段；
126.t1阶段，在此阶段使能信号输入端em输入的使能信号的上升沿到来，第一发光控制模块109以及第二发光控制模块110关闭，发光模块102停止发光，从而开启本帧的显示；
127.t2阶段，此阶段长扫描信号的下降沿到来，阈值补偿模块104开启，方便后续进行初始化和充电，通过设置阈值补偿模块104在初始化阶段之前开启，可保证初始化时间能够达到最长，保证初始化效果；
128.t3阶段，此阶段为初始化阶段，也即在t3阶段长扫描信号和第一扫描信号均为低电平，阈值补偿模块104和第一初始化模块106均导通，初始化信号写入驱动模块101的控制端，对驱动模块101进行初始化，并保证在充电阶段驱动模块101能够导通；
129.t4阶段，此阶段为充电阶段，在t4阶段时，第一扫描信号输入端s1输入的第一扫描信号变为高电平，第一初始化模块106关断，而第二扫描信号输入端s2输入的第二扫描信号为低电平，此时数据写入模块103、第一阻隔模块108导通，由于长扫描信号仍为低电平，阈值补偿模块104继续导通，数据信号输入端data输入的数据信号通过驱动模块101、第一阻隔模块108和阈值补偿模块107之后写入驱动模块101的控制端，使得驱动模块101控制端的
电位发生变化，当驱动模块101控制端的电位变化至与驱动模块101的第一端的电位差值为驱动模块101的阈值电压时，驱动模块101关闭，数据信号停止写入，此时驱动模块101的控制端的电位与驱动模块101的阈值电压相关，并且存储在存储模块105上；
130.t5阶段，此阶段第一扫描信号和第二扫描信号均为高电平，且使能信号输入端em输入的使能信号也是高电平，进入准备发光阶段；
131.t6阶段，此阶段使能信号变为低电平，第一发光控制模块109和第二发光控制模块110导通，发光模块102开始发光，且驱动电流不会随驱动模块的阈值电压飘移而变化，使得发光模块的发光稳定性较好；并且由于此时第一保持模块107的保持作用，防漏电节点n1的电位较为稳定，使得驱动模块101的控制端的电位也较为稳定，也即波形g较为平整，从而极大地改善闪烁的问题；
132.t7阶段，此阶段为插黑阶段到来，在此阶段使能信号变为高电平，控制第一发光控制模块109以及第二发光控制模块110关断，从而控制发光模块102停止发光，进而减少发光模块102的发光时间，延长发光模块102的使用寿命。
133.t8阶段，此阶段为发光模块的复位阶段，在此阶段第一扫描信号和第二扫描信号相继到来，从而对发光模块进行复位，但由于在此阶段长扫描信号为高电平，也即是关断信号，因而第二阻隔模块116和第三阻隔模块117均关断，初始化信号被第三阻隔模块117阻断在第三阻隔模块117与第一初始化模块106之间，数据信号被阻隔在第二阻隔模块116与第一阻隔模块108之间，从而使得防漏电节点n1的电位以及驱动模块的控制端的电位均没有改变，防漏电节点n1与驱动模块101的控制端之间仍维持低压差，低漏电流的水平，驱动模块的控制端的电位较为稳定；
134.t9阶段，在第一扫描信号及第二扫描信号均被拉高后，使能信号被置低，插黑阶段结束，发光模块被点亮，从而使得驱动模块的电流保持率很高。
135.从图15的时序图上可以看出，插黑阶段的使能信号置高后电流并没有迅速下降为0，第二扫描信号低电平到来后anode电流才为0，只有在使能信号插黑时发光模块被复位，低频亮度成分才能较彻底地转化成高频亮度成分，从而达到降低flicker的作用。
136.需要说明的是，本实施例中的第一阻隔模块108也可以是第一双栅晶体管，相应的像素驱动电路还可以包括第三保持模块，第三保持模块可用于保持第一双栅晶体管的双栅节点的电位；第一初始化模块106为第二双栅晶体管，像素驱动电路还包括第四保持模块，第四保持模块用于保持第二双栅晶体管的双栅节点的电位；像素驱动电路还包括耦合模块，耦合模块用于保持驱动模块101的控制端的电位，其中，耦合模块的第一端与驱动模块101的控制端电连接，耦合模块的第二端与阈值补偿模块104的控制端电连接；第三保持模块可包括第三电容，第三电容的第一端与第一双栅晶体管的双栅节点电连接，第三电容的第二端可接入一个固定信号，例如可以与初始化信号输入端电连接，也可以与第一电源信号输入端电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。第四保持模块可包括第四电容，第四电容的第一端与第二双栅晶体管的双栅节点电连接，第四电容的第二端可接入一个固定信号，例如可以与初始化信号输入端电连接，也可以与第一电源信号输入端电连接，从而减少像素驱动电路中信号线的数量，有利于显示面板窄边框的实现。耦合模块可以包括第五电容，第五电容的第一端作为耦合模块的第一端，第五电容的第二端作为耦合模块的第二端；第三保持模块、第四保持模块及耦合模块的具体连
接关系以及作用与上述实施例相同，在此不再赘述。
137.实施例六
138.本实施例提供了一种显示面板，图16为本发明实施例六提供的一种显示面板的结构示意图，参考图16，显示面板包括多个本发明任意实施例提供的像素驱动电路px，显示面板可包括多条纵横交错的扫描线(s1～sk)与数据线(dl1～dlj)，像素驱动电路位于扫描线与数据线限定出的区域，扫描线例如可以包括第一扫描线、第二扫描线，分别与像素驱动电路中的第一扫描信号输入端、第二扫描信号端电连接，从而为像素驱动电路px提供扫描信号。因其包括本发明任意实施例提供的像素驱动电路，因而也有相同的有益效果，在此不再赘述。
139.实施例七
140.图17为本发明实施例七提供的一种显示装置的结构示意图，参考图17，显示装置包括本发明任意实施例提供的显示面板，显示装置可为手机、平板、显示器、智能手表、mp3、mp4或其他可穿戴设备等，因其包含本发明任意实施例提供的显示面板，因而也具有相同的有益效果，在此不再赘述。
141.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。