显示装置
1.本技术要求于2020年8月10日提交的第10-2020-0100139号韩国专利申请的优先权以及从其获得的所有权益，该韩国专利申请的内容通过引用以其整体地并入本文中。
技术领域
2.本公开总体上涉及显示装置。


背景技术：

3.显示装置通常包括数据线、栅极线、与数据线和栅极线连接的像素、用于向栅极线输出栅极信号的栅极驱动器、用于向数据线输出数据信号的数据驱动器以及用于控制栅极驱动器和数据驱动器的时序控制器。
4.当通过将栅极信号施加到栅极线来导通薄膜晶体管时，施加到数据线的数据信号作为像素中的像素电压用于充电。


技术实现要素：

5.在显示装置中，施加到像素的数据信号的延迟时间可随着像素与数据驱动器的距离的增加而增加。由于像素的像素电压的充电率随着像素与数据驱动器的距离的增加而减少，因此显示装置的显示品质可能劣化。
6.实施方式提供了一种显示装置，在该显示装置中，基于数据线的数据负载来控制供给到数据线的数据信号的供给时序，以使得可确保像素电压的充电时间。
7.根据本公开的实施方式，显示装置包括虚拟数据单元、感测单元和时序控制器，其中虚拟数据单元连接到数据线的一个端部，其中虚拟数据单元向数据线供给虚拟数据信号，感测单元连接到数据线的相对端部，其中感测单元基于通过数据线向其供给的虚拟数据信号来确定数据线的负载，时序控制器基于数据线的负载来控制待供给到数据线的数据信号的供给时序。
8.在实施方式中，显示装置还可包括将数据信号供给到数据线的数据驱动器和将栅极信号供给到栅极线的栅极驱动器。
9.在实施方式中，虚拟数据单元可布置在栅极驱动器中，并且感测单元可布置在数据驱动器中。
10.在实施方式中，显示装置还可包括：将虚拟数据单元和数据线彼此电连接的连接线；以及连接在连接线与虚拟数据单元之间的开关元件。
11.在实施方式中，被供给虚拟数据信号的数据线可布置成与栅极驱动器相邻。
12.在实施方式中，开关元件可在虚拟数据信号被供给到数据线时导通，并且在数据信号被供给到数据线时保持关断状态。
13.在实施方式中，感测单元可包括：将虚拟数据信号转换成数字形式的虚拟延迟数据的转换器；以及基于虚拟延迟数据生成数据延迟值的延迟计算器。
14.在实施方式中，数据延迟值可为与数据线的最大负载对应的第一数据延迟值。
15.在实施方式中，延迟计算器可预先存储与数据线的最小负载对应的第二数据延迟值，并且基于第一数据延迟值和第二数据延迟值附加地计算与数据线的中间负载对应的第三数据延迟值。
16.在实施方式中，数据驱动器可包括生成激活信号的移位寄存器、被供给来自时序控制器的数据并且响应于激活信号来顺序地存储来自时序控制器的数据的保持锁存器、当源输出使能信号被供给时同时被供给存储在保持锁存器中的数据的控制锁存器、当源输出使能信号被供给到控制锁存器时被供给来自控制锁存器的数据并且基于从控制锁存器向其供给的数据来生成数据信号的数模转换器以及将数据信号传输到数据线的缓冲器。
17.在实施方式中，时序控制器可通过改变源输出使能信号的供给时序来控制数据信号的供给时序。
18.在实施方式中，虚拟数据单元可布置在栅极驱动器的一个端部处，并且感测单元可布置在栅极驱动器的相对端部处。
19.在实施方式中，显示装置还可包括：将虚拟数据单元与数据线彼此电连接的第一连接线、将感测单元与数据线彼此电连接的第二连接线、连接在第一连接线与虚拟数据单元之间的第一开关元件以及连接在第二连接线与感测单元之间的第二开关元件。
20.在实施方式中，将虚拟数据单元与感测单元彼此电连接的线可为虚拟数据线。
21.在实施方式中，感测单元可电连接到特定栅极线的至少两个点，并且基于从至少两个点向其供给的栅极信号来确定特定栅极线的负载。
22.在实施方式中，特定栅极线可布置成与数据驱动器相邻。
23.在实施方式中，感测单元可包括：将虚拟数据信号转换为数字形式的虚拟延迟数据的第一转换器、将栅极信号转换为数字形式的栅极感测数据的第二转换器以及基于虚拟延迟数据和栅极感测数据生成数据延迟值的延迟计算器。
24.在实施方式中，数据驱动器可包括：布置在显示面板的一侧处的第一数据驱动器以及设置在显示面板的相对侧处的第二数据驱动器。在这种实施方式中，虚拟数据单元可布置在第一数据驱动器中，并且感测单元布置在第二数据驱动器中。
25.在实施方式中，虚拟数据单元可布置在布置于显示面板的一侧处的数据驱动器中，并且感测单元可布置在显示面板的相对侧处或在栅极驱动器中。在这种实施方式中，显示装置还可包括将感测单元与数据线彼此电连接的连接线。
26.在实施方式中，时序控制器还可包括控制数据信号的供给时序的源输出使能信号控制器、基于负载控制过驱动电压的过驱动控制器以及基于负载控制待供给到包括在数据驱动器中的放大器的偏置电流的放大器偏置控制器。
27.在根据本公开的显示装置的实施方式中，基于数据线的数据负载来控制待供给到数据线的数据信号的供给时序，以使得可有效地确保像素电压的充电时间。因此，可改善显示装置中显示的图像的品质。
附图说明
28.通过参照附图进一步详细描述本发明的实施方式，本发明的以上和其它特征将变得更加显而易见。
29.图1是示出根据本公开的实施方式的显示装置的图。
30.图2a示出了从虚拟数据单元供给的虚拟数据信号，图2b示出了经由数据线输入到感测单元的虚拟数据信号，并且图2c和图2d是示出相对于虚拟数据信号的待供给的栅极信号的时序的图。
31.图3是示出图1中所示的感测单元的实施方式的框图。
32.图4是示出由时序控制器控制的数据信号的供给时序的波形图。
33.图5是示出包括在数据驱动器中的多个数据集成电路中的一个的框图。
34.图6a和图6b是示出根据本公开的替代性实施方式的显示装置的图。
35.图7是示出根据本公开的另一替代性实施方式的显示装置的图。
36.图8a是示出第一栅极延迟信号的图，并且图8b是示出第二栅极延迟信号的图。
37.图9是示出图7中所示的感测单元的实施方式的框图。
38.图10是示出包括在数据驱动器中的多个数据集成电路中的一个的框图。
39.图11a至图11c是示出根据本公开的其它替代性实施方式的显示装置的图。
40.图12是示出根据本公开的实施方式的时序控制器的框图。
具体实施方式
41.现在将在下文中参照示出了各种实施方式的附图对本发明进行更加全面描述。然而，本发明可以许多不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达本发明的范围。
42.将理解的是，当元件被称为在另一元件“上”时，该元件能够直接在另一元件上，或者它们之间也可存在有中间元件。相反，当元件被称为“直接”在另一元件“上”时，则不存在中间元件。
43.将理解的是，尽管措辞“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受这些措辞限制。这些措辞仅用于将一个元件、部件、区、层或者部分与另一元件、部件、区、层或者部分区分开。因此，下面讨论的第一“元件”、“部件”、“区”、“层”或“部分”可被称为第二元件、部件、区、层或部分，而不背离本文中的教导。
44.本文中使用的专业用语仅是出于描述特定实施方式的目的，而不旨在进行限制。除非上下文另有清楚指示，否则如本文中所使用的“一(a)”、“一(an)”、“该(the)”和“至少一个(at least one)”不表示数量的限制，并且旨在包括单数和复数这两者。例如，除非上下文另有清楚指出，否则“元件”具有与“至少一个元件”相同的含义。“至少一个(at least one)”不应被解释为限制“一(a)”或者“一(an)”。“或者(or)”意味着“和/或(and/or)”。如本文中所使用的，措辞“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。还将理解的是，措辞“包括(comprises)”和/或“包括(comprising)”或者“包括(includes)”和/或“包括(including)”，当在本说明书中使用时，指明所陈述的特征、区、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、区、整数、步骤、操作、元件、部件和/或其集群的存在或添加。
45.此外，在本文中可使用诸如“下(lower)”或“底(bottom)”和“上(upper)”或“顶(top)”的相对措辞来描述如图中所示的一个元件与另一元件的关系。将理解的是，除了图
中所示的取向以外，相对措辞还旨在涵盖装置的不同取向。例如，如果多个图中的一个中的装置被翻转，则被描述为在其它元件的“下”侧上的元件将随后被取向在其它元件的“上”侧上。因此，措辞“下”能够依据图的特定取向而涵盖“下”和“上”的取向这两者。相似地，如果多个图中的一个中的装置被翻转，则被描述为在其它元件“下方(below)”或“之下(beneath)”的元件将随后被取向为在其它元件“上方”。因此，措辞“下方”或“之下”能够涵盖上方和下方的取向这两者。
46.在附图中，为了示出的清楚，尺寸可被夸大。将理解的是，当元件被称为在两个元件“之间”时，该元件能够为两个元件之间的唯一元件，或者也可存在有一个或多个中间元件。在整个说明书中，相似的附图标记是指相似的元件。
47.与描述无关的部分将被省略，以清楚地描述本公开，并且在整个说明书中，相同或相似的构成元件将由相同的附图标记表示。因此，在不同的附图中，可使用相同的附图标记来标识相同或相似的元件。
48.除非另有限定，否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属技术领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在本文中明确地这样限定，否则术语，诸如常用词典中限定的那些，应被解释为具有与它们在相关领域和本公开的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
49.本文中所描述的实施方式不应被解释为限于本文中所示出的特定的区的形状，而是将包括由例如通过制造而导致的形状的偏差。例如，示出或描述为平坦的区通常可具有粗糙和/或非线性特征。此外，示出的尖角可被倒圆。因此，图中所示的区本质上是示意性的，并且它们的形状不旨在示出区的精确形状，并且不旨在限制本权利要求的范围。
50.在下文中，将参照附图对本发明的实施方式进行详细描述。
51.图1是示出根据本公开的实施方式的显示装置10的图。
52.在本公开的实施方式中，为了描述的便利，平面上的横向方向(或水平方向)被称为第一方向dr1，并且平面上的纵向方向(或垂直方向)被称为第二方向dr2。第一方向dr1和第二方向dr2可意味着第一方向dr1和第二方向dr2分别指示的方向。
53.参照图1，显示装置10的实施方式可包括显示面板100、栅极驱动器200、数据驱动器300和时序控制器400。
54.显示面板100可显示图像，并且包括多个栅极线g1至gn和多个数据线d1至dm。多个栅极线g1至gn可在第一方向dr1上延伸，并且沿第二方向dr2顺序地排列。多个数据线d1至dm可在第二方向dr2上延伸，并且在第一方向dr1上顺序地排列。
55.多个像素px可布置在多个栅极线g1至gn和多个数据线d1至dm彼此相交的区域中，或者布置在由多个栅极线g1至gn和多个数据线d1至dm限定的区域中。
56.多个像素px中的每个连接到多个栅极线g1至gn之中的相应栅极线和多个数据线d1至dm之中的相应数据线。当栅极信号被供给到与多个像素px中的每个连接的相应栅极线时，多个像素px中的每个通过与其连接的相应数据线而被供给数据信号，并且发射具有与所供给的数据信号对应的亮度的光。
57.在实施方式中，多个像素px中的每个可包括发光元件、响应于栅极信号传输数据信号的开关晶体管、存储通过开关晶体管传输的数据信号的存储电容器以及与存储的数据
信号对应地向发光元件提供驱动电流的驱动晶体管。发光器件可为有机发光元件或无机发光元件。
58.时序控制器400可控制栅极驱动器200和数据驱动器300。时序控制器400可从外部接收数据和控制信号，并且基于控制信号生成垂直起始信号stv和时钟信号clk以及水平起始信号sth和源输出使能信号soe。时序控制器400可将垂直起始信号stv和时钟信号clk供给到栅极驱动器200，并且将水平起始信号sth和源输出使能信号soe供给到数据驱动器300。另外，时序控制器400可向数据驱动器300供给图像数据data。
59.栅极驱动器200和数据驱动器300可驱动显示面板100。
60.栅极驱动器200可响应于从时序控制器400提供的垂直起始信号stv和时钟信号clk来生成栅极信号，并且将栅极信号输出到多个栅极线g1至gn。
61.数据驱动器300可基于从时序控制器400提供的图像数据data以及水平起始信号sth和源输出使能信号soe来生成数据信号(或数据电压)，并且将数据信号输出到多个数据线d1至dm。
62.虚拟数据单元210可连接到多个数据线d1至dm之中的至少一个数据线的一个端部，并且感测单元320可连接到多个数据线d1至dm之中的该至少一个数据线的相对端部。
63.在实施方式中，虚拟数据单元210可布置在栅极驱动器200中。虚拟数据单元210可设置在栅极驱动器200的端部中。在实施方式中，尽管图1中未示出，但是可沿连接到第n栅极线gn的栅极集成电路(未示出)的第二方向dr2向下设置虚拟数据单元210。
64.虚拟数据单元210可向连接线cl供给虚拟数据信号dds。虚拟数据信号dds可为具有在数据信号的预定电压范围内(例如，在3伏(v)至9v的范围中的电压)的特定电压值的数据电压。
65.连接线cl可将多个数据线d1至dm中的一数据线电连接到虚拟数据单元210。通过连接线cl连接到虚拟数据单元210的数据线可为布置成与栅极驱动器200相邻的数据线。在实施方式中，如图1中所示的通过连接线cl连接到虚拟数据单元210的数据线可为布置成与栅极驱动器200相邻的第一数据线d1。
66.在连接线cl与虚拟数据单元210之间可进一步设置或连接有开关元件sw。
67.当没有从数据驱动器300沿多个数据线d1至dm供给数据信号时，开关元件sw可导通。在实施方式中，开关元件sw可在显示面板100的制造过程中导通至少一次。稍后将对此进行详细描述。
68.当显示面板100正常地被驱动时，例如，当数据信号从数据驱动器300供给到多个数据线d1至dm时，开关元件sw保持关断状态。
69.开关元件sw可由控制信号ss导通或关断。在实施方式中，控制信号ss可为在制造过程期间从外部供给的信号，但是本公开不限于此。在替代性实施方式中，控制信号ss可从时序控制器400供给到开关元件sw。
70.在实施方式中，通过连接线cl电连接到虚拟数据单元210的数据线(例如，第一数据线d1)的相对端部可连接到感测单元320。在这种实施方式中，通过连接线cl电连接到虚拟数据单元210的第一数据线d1的相对端部可连接到感测单元320。
71.在实施方式中，可在数据驱动器300中设置感测单元320。然而，本公开不限于此，并且替代性地，可在时序控制器400中设置感测单元320。
72.在多个数据线d1至dm的负载在制造过程中被感测或被检测的时段中或在其它时段中，开关元件sw可被设定为导通状态。虚拟数据单元210经由第一数据线d1将虚拟数据信号dds供给到感测单元320。与被供给虚拟数据信号dds的数据线(例如，第一数据线d1)的负载对应地，供给到感测单元320的虚拟数据信号dds可延迟了预定时间。
73.感测单元320可通过使用接收到的虚拟数据信号dds来确定第一数据线d1的负载，并且将与所确定的负载对应的数据延迟值ddv供给到时序控制器400。时序控制器400可基于所供给的数据延迟值ddv，生成用于控制供给到多个数据线d1至dm的数据信号的时序的源输出使能信号soe。
74.时序控制器400可将源输出使能信号soe供给到数据驱动器300。稍后将参照图3对感测单元320的配置和信号转换进行详细描述。
75.图2a示出了从虚拟数据单元210供给的虚拟数据信号dds，图2b示出了经由数据线输入到感测单元320的虚拟数据信号dds，并且图2c和图2d是示出了相对于虚拟数据信号dds的待供给的栅极信号gs的时序的图。
76.图2c是示出图2a中所示的虚拟数据信号dds与栅极信号gs之间的比较的图，并且图2d是示出图2b中所示的虚拟数据信号dds与栅极信号gs之间的比较的图。
77.参照图1，从虚拟数据单元210供给的虚拟数据信号dds经由第一数据线d1供给到感测单元320。
78.虚拟数据信号dds可具有由于第一数据线d1的负载而改变的波形(或电压等)。在实施方式中，如图2a中所示，与恒定的基准电压vref相比，从虚拟数据单元210输出的虚拟数据信号dds可在第一时间段t1期间被设定为比基准电压vref高的电压。
79.在实施方式中，如图2b中所示，与基准电压vref相比，在比第一时间段t1短的第二时间段t2期间，经由第一数据线d1输入到感测单元320的虚拟数据信号dds可具有比基准电压vref高的电压。
80.在这种实施方式中，如上所述，当虚拟数据信号dds的电压(或波形)因第一数据线d1的负载而改变时，即使在供给相同的数据信号时，也可与数据驱动器300和多个像素px的位置对应地，在多个像素px中充电有不同的电压。多个像素px可基于相同的数据信号而生成具有不同亮度的光。
81.图2c和图2d是示出相对于虚拟数据信号dds的待供给的栅极信号gs的时序的图。
82.参照图2c，当虚拟数据信号dds未被延迟时，栅极信号gs可在第三时间段t3期间与虚拟数据信号dds的最大电压重叠。因此，在第三时间段t3期间，栅极信号gs和虚拟数据信号dds可稳定地供给到像素px。
83.然而，参照图2d，当虚拟数据信号dds被延迟时，在比第三时间段t3短的第四时间段t4期间，栅极信号gs可与虚拟数据信号dds的最大电压重叠。因此，供给到像素px的电压可不足以发射具有预定亮度的光。
84.图3是示出图1中所示的感测单元320的实施方式的框图。图4是示出由时序控制器400控制的数据信号ds的供给时序的波形图。
85.参照图3，感测单元320的实施方式可包括转换器331和延迟计算器333。
86.转换器331可将虚拟数据信号dds转换为数字信号。在这种实施方式中，转换器331可为模数转换器(analog-to-digital converter，adc)。转换器331可将模拟形式的虚拟数
据信号dds转换为虚拟延迟数据dsd。虚拟延迟数据dsd可为用于计算充电时间的数字值。
87.在实施方式中，转换器331可对如图2b中所示的基准电压vref和虚拟数据信号dds进行比较，并且基于比较结果以数字形式输出虚拟延迟数据dsd。虚拟延迟数据dsd可具有与第二时间段t2对应的值。
88.转换器331可将虚拟延迟数据dsd供给到延迟计算器333。延迟计算器333可计算将延迟的数据信号ds的数据延迟值ddv。
89.在实施方式中，延迟计算器333可基于虚拟延迟数据dsd来确定虚拟数据信号dds的第二时间段t2的供给时序，并且计算数据延迟值ddv，以使得第二时间段t2的供给时序可被设定为期望时序。在这种实施方式中，延迟计算器333可计算数据延迟值ddv，而通过数据延迟值ddv，栅极信号gs与数据信号ds的最大电压可如图4中所示地最大程度地彼此重叠。
90.在实施方式中，虚拟延迟数据dsd是与第一数据线d1的最大负载对应的值。延迟计算器333可通过使用虚拟延迟数据dsd，从最大负载附加地计算与最小负载对应的数据延迟值ddv。
91.在实施方式中，与如图2a中所示的没有发生任何延迟的情况(即最小负载)对应的数据延迟值ddv可预先存储在延迟计算器333中。预先存储的与最小负载对应的数据延迟值ddv可为第二数据延迟值。在实施方式中，第二数据延迟值可为“00000000”。
92.在这种实施方式中，延迟计算器333计算与通过使用如上所述的虚拟延迟数据dsd而计算的最大负载对应的数据延迟值ddv。与通过使用虚拟延迟数据dsd而计算的最大负载对应的数据延迟值ddv可为第一数据延迟值。在实施方式中，第一数据延迟值可为“01001111”。
93.随后，通过使用与最大负载对应的数据延迟值ddv和与最小负载对应的数据延迟值ddv，延迟计算器333可附加地计算与在最大负载与最小负载之间的负载对应的数据延迟值。通过使用与最大负载对应的数据延迟值ddv和与最小负载对应的数据延迟值ddv而计算的、与中间负载对应的数据延迟值ddv可为第三数据延迟值。在实施方式中，第三数据延迟值可具有在“01001111”与“00000000”之间的多个值中的任何一个。
94.由延迟计算器333生成的数据延迟值ddv被供给到时序控制器400。
95.时序控制器400可基于所供给的数据延迟值ddv来生成源输出使能信号soe。源输出使能信号soe可为用于控制从数据驱动器300供给的数据信号ds的输出时序的信号。
96.时序控制器400可基于数据信号ds被供给的顺序和数据延迟值ddv来生成源输出使能信号soe。在实施方式中，时序控制器400可基于与第一数据线d1的最大负载对应的数据延迟值ddv来控制稍后待供给的数据信号ds的供给时序。在这种实施方式中，时序控制器400可基于与第一数据线d1的最小负载对应的数据延迟值ddv来控制全部待供给的数据信号ds中的首先待供给的数据信号ds的供给时序。
97.在本公开的实施方式中，如上所述，通过使用被感测单元320测量的虚拟数据信号dds来确定第一数据线d1的负载，并且如图4中所示地，控制数据信号ds的供给时序以使得与所确定的负载对应的数据信号ds可稳定地供给到像素px。
98.在本公开的这种实施方式中，第一数据线d1和其余数据线d2至dm可具有彼此基本上相同的负载。在这种实施方式中，通过相同的过程形成的多个数据线d1至dm被设定为具有彼此相同的负载或彼此相似的负载，并且因此，可通过使用一个数据线(即，第一数据线
d1)的虚拟延迟数据dsd来确定所有其余数据线d2至dm的负载。
99.图5是示出包括在数据驱动器300中的多个数据集成电路340中的一个的框图。
100.参照图5，在实施方式中，在数据驱动器300中可包括有多个数据集成电路340。数据集成电路340可被供给来自时序控制器400的水平起始信号sth、图像数据data和源输出使能信号soe。
101.数据集成电路340可通过多个信道ch1至chk输出在其中生成的多个数据信号ds1至dsk。从数据集成电路340输出的多个数据信号ds1至dsk可具有彼此不同的输出时序。
102.数据集成电路340的实施方式可包括移位寄存器341、串并行转换器349、保持锁存器342、控制锁存器343、数模转换器(digital-to-analog converter，dac)344和缓冲器345。
103.在实施方式中，移位寄存器341可接收水平起始信号sth，并且将水平起始信号sth移位到下一数据集成电路。在这种实施方式中，移位寄存器341可基于水平起始信号sth的移位，顺序地将第一激活信号en1至第k激活信号enk输出到保持锁存器342。
104.串并行转换器349可接收图像数据data，将图像数据data转换为第一并行数据da1至第k并行数据dak，并且将第一并行数据da1至第k并行数据dak输出到保持锁存器342。
105.保持锁存器342可响应于顺序地供给的第一激活信号en1至第k激活信号enk，顺序地并且临时地存储第一并行数据da1至第k并行数据dak。保持锁存器342可将存储的第一并行数据da1至第k并行数据dak输出到控制锁存器343。
106.控制锁存器343可基于源输出使能信号soe来接收与当前像素行对应的第一并行数据da1至第k并行数据dak，并且同时将存储在其中的、与前一像素行对应的第一并行数据da1至第k并行数据dak供给到dac344。
107.当源输出使能信号soe被供给时，控制锁存器343可将存储在其中的第一并行数据da1至第k并行数据dak供给到dac 344。也即，控制锁存器343的第一并行数据da1至第k并行数据dak的输出时序可由源输出使能信号soe控制。
108.源输出使能信号soe基于多个数据线d1至dm的负载来控制供给时序，并且因此，基于多个数据线d1至dm的负载，数据信号ds可在期望时间处被供给。
109.因此，在实施方式中，时序控制器400可对于每个水平线(即，对于每个像素行)供给具有不同时序的源输出使能信号soe。在这种实施方式中，时序控制器400可对于每个水平线供给具有不同时序的源输出使能信号soe。
110.dac 344可通过使用第一并行数据da1至第k并行数据dak来生成多个数据信号ds1至dsk。由dac 344生成的多个数据信号ds1至dsk可经由缓冲器345供给到多个数据线d1至dk。
111.图6a和图6b是示出根据本公开的替代性实施方式的显示装置10的图。
112.在图6a中，相同或相似的元件已用与以上用于描述图1中所示的实施方式的相同的附图标记来标记，并且为了描述的便利，其任何重复的详细描述将在下文中省略或简化。
113.参照图6a，在替代性实施方式中，虚拟数据单元210可布置在栅极驱动器200的一个端部处，并且感测单元220可布置在栅极驱动器200的相对端部处。
114.虚拟数据单元210可供给虚拟数据信号dds，并且感测单元220可接收虚拟数据信号dds。
115.在这种实施方式中，虚拟数据单元210经由第一连接线cl1连接到多个数据线d1至dm之中的一个数据线的一个端部。在这种实施方式中，感测单元220经由第二连接线cl2连接到多个数据线d1至dm之中的该一个数据线的相对另一端部。
116.连接到第一连接线cl1和第二连接线cl2的数据线可为与栅极驱动器200最相邻的数据线。在实施方式中，与栅极驱动器200最相邻的数据线可为第一数据线d1。
117.在第一连接线cl1与虚拟数据单元210之间可设置或连接有第一开关元件sw1，并且在第二连接线cl2与感测单元220之间可设置或连接有第二开关元件sw2。
118.第一开关元件sw1控制第一连接线cl1与虚拟数据单元210之间的连接，并且第二开关元件sw2控制第二连接线cl2与感测单元220之间的连接。
119.第一开关元件sw1和第二开关元件sw2同时导通，并且同时保持关断状态。第一开关元件sw1和第二开关元件sw2在多个数据线d1至dm的负载被感测或被检测的时段(例如，处理时段)中导通，并且在其余时段中保持关断状态。
120.当第一开关元件sw1和第二开关元件sw2导通时，来自虚拟数据单元210的虚拟数据信号dds经由第一数据线d1被供给到感测单元220。然后，感测单元220可通过使用虚拟数据信号dds来确定多个数据线d1至dm的负载。这种实施方式的其它特征与参照图1至图5描述的特征基本上相同，并且因此，将省略其任何重复的详细描述。
121.在替代性实施方式中，可修改感测单元220和虚拟数据单元210在栅极驱动器200中的位置。在替代性实施方式中，虚拟数据单元210可布置在栅极驱动器200的上侧部分(相对端部)中，并且感测单元220可布置在栅极驱动器200的下侧部分(一个端部)中。
122.图6b是示出根据另一替代性实施方式的显示装置10的图。
123.在图6b中，相同或相似的元件已用与以上用于描述图6a中所示的实施方式的相同的附图标记来标记，并且为了描述的便利，其任何重复的详细描述将在下文中省略或简化。
124.参照图6b，在另一替代性实施方式中，虚拟数据单元210和感测单元220可经由单独的虚拟数据线ddl彼此连接。虚拟数据线ddl可布置成与栅极驱动器200相邻，并且被设置为在显示面板100中与多个栅极线g1至gn相交。
125.虚拟数据单元210可连接到虚拟数据线ddl的一个端部(或相对端部)，并且感测单元220可连接到虚拟数据线ddl的相对端部(或一个端部)。
126.虚拟数据单元210和感测单元220的操作过程与以上描述的那些操作过程基本上相同，并且因此，将省略任何重复的详细描述。
127.图7是示出根据本公开的另一替代性实施方式的显示装置10的图。
128.在图7中，相同或相似的元件已用与以上用于描述图1中所示的实施方式的相同的附图标记来标记，并且为了描述的便利，其任何重复的详细描述将在下文中省略或简化。
129.参照图7，在实施方式中，感测单元321可电连接到特定栅极线的至少两个点，并且通过接收在至少两个点处供给的栅极信号来附加地确定该特定栅极线的负载。
130.电连接到感测单元321的特定栅极线可为布置成与数据驱动器300相邻的栅极线。在实施方式中，特定栅极线可为如图7中所示的第一栅极线g1。在下文中，为了描述的便利，将对特定栅极线为第一栅极线g1的实施方式进行详细描述，但是不限于此。
131.连接到感测单元321的第一栅极线g1的两个点可为第一栅极线g1与多个数据线d1至dm彼此相交的多个点之中的两个不同的点。在实施方式中，如图7中所示，这两个点可为
第一栅极线g1与第一数据线d1彼此相交的点以及第一栅极线g1与第m数据线dm彼此相交的点。
132.在实施方式中，如图7中所示，感测单元321在两个点处电连接到第一栅极线g1，但是本公开不限于此。在替代性实施方式中，感测单元321可在三个或更多个点处电连接到第一栅极线g1或电连接到单个点。
133.感测单元321可通过第一虚拟线dl1在第一点处电连接到第一栅极线g1，并且通过第二虚拟线dl2在第二点处电连接到第一栅极线g1。
134.感测单元321可被供给来自第一点的第一栅极延迟信号gds1，并且被供给来自第二点的第二栅极延迟信号gds2。被供给第一栅极延迟信号gds1和第二栅极延迟信号gds2的感测单元321可通过使用第一栅极延迟信号gds1和第二栅极延迟信号gds2来确定第一栅极线g1的负载，生成与所确定的负载对应的栅极感测数据延迟值ddvb，并且将栅极感测数据延迟值ddvb供给到时序控制器400。
135.图8a是示出第一栅极延迟信号gds1的图，并且图8b是示出第二栅极延迟信号gds2的图。
136.参照图8a和图8b，第一栅极延迟信号gds1和第二栅极延迟信号gds2具有与第一栅极线g1的负载对应地改变的波长(或电压等)。在实施方式中，如图8a中所示，与恒定基准电压vref1相比，第一栅极延迟信号gds1可在第五时间段t5期间被设定为比基准电压vref1高的电压。
137.在这种实施方式中，如图8b中所示，与基准电压vref1相比，对于比第五时间段t5短的第六时间段t6，第二栅极延迟信号gds2可被设定为比基准电压vref1高的电压。
138.第一栅极线g1的负载可通过使用第一栅极延迟信号gds1和第二栅极延迟信号gds2来确定。在本公开的这种实施方式中，第一栅极线g1的负载可通过使用第一栅极延迟信号gds1和第二栅极延迟信号gds2，通过本领域当前已知的各种方法来确定。
139.图9是示出图7中所示的感测单元321的实施方式的框图。
140.在图9中，相同或相似的元件已用与以上用于描述图3中所示的实施方式的相同的附图标记来标记，并且为了描述的便利，其任何重复的详细描述将在下文中省略或简化。
141.在实施方式中，如图9中所示，感测单元321可包括第一转换器331a和第二转换器331b。第一转换器331a与图3中所示的转换器331基本上相同，并且可将模拟形式的虚拟数据信号dds转换为虚拟延迟数据dsd。
142.第二转换器331b可将第一栅极延迟信号gds1和第二栅极延迟信号gds2中的每个转换为数字信号。在这种实施方式中，第二转换器331b可为adc。第二转换器331b可将模拟形式的第一栅极延迟信号gds1转换为第一栅极延迟数据gdd1，并且将模拟形式的第二栅极延迟信号gds2转换为第二栅极延迟数据gdd2。第一栅极延迟数据gdd1和第二栅极延迟信号gdd2可与用于计算每个像素px的充电时间的数字值对应。
143.在实施方式中，如图8a和图8b中所示，第二转换器331b可通过比较基准电压vref1和第一栅极延迟信号gds1来输出第一栅极延迟数据gdd1，并且通过比较基准电压vref1和第二栅极延迟信号gds2来输出第二栅极延迟数据gdd2。第一栅极延迟数据gdd1可具有与第五时间段t5对应的值，并且第二栅极延迟数据gdd2可具有与第六时间段t6对应的值。
144.第二转换器331b可将第一栅极延迟数据gdd1和第二栅极延迟数据gdd2供给到延
迟计算器333。延迟计算器333可基于虚拟延迟数据dsd来计算数据感测数据延迟值ddva，并且基于第一栅极延迟数据gdd1和第二栅极延迟数据gdd2来计算栅极感测数据延迟值ddvb。数据感测数据延迟值ddva可为图3中所示的数据延迟值ddv。
145.延迟计算器333可通过使用第一栅极延迟数据gdd1和第二栅极延迟数据gdd2来确定第一栅极线g1的负载，并且计算与所确定的负载对应的栅极感测数据延迟值ddvb。
146.由延迟计算器333生成的数据感测数据延迟值ddva和栅极感测数据延迟值ddvb被供给到时序控制器400。
147.时序控制器400可生成多个源输出使能信号soe1至soen，以使得可基于所供给的数据感测数据延迟值ddva和栅极感测数据延迟值ddvb来补偿多个数据线d1至dm和多个栅极线g1至gn的负载。
148.在实施方式中，时序控制器400可基于栅极感测数据延迟值ddvb来生成多个源输出使能信号soe1至soen。在实施方式中，时序控制器400可基于与第一栅极线g1的最小负载对应的栅极感测数据延迟值ddvb来输出第一源输出使能信号soe1，并且基于与第一栅极线g1的最大负载对应的栅极感测数据延迟值ddvb来输出第n源输出使能信号soen。
149.在这种实施方式中，与数据感测数据延迟值ddva对应地，时序控制器400可以水平线为单位(或包括多个水平线的块为单元)来控制第一源输出使能信号soe1至第n源输出使能信号soen的供给时序。
150.在本公开的实施方式中，第一栅极线g1和其余栅极线g2至gn可具有彼此相同的负载。在这种实施方式中，通过相同的过程形成的多个栅极线g1至gn被设定为具有彼此相同的负载或具有彼此相似的负载，并且因此，可通过使用来自一个栅极线(即，第一栅极线g1)的第一栅极延迟数据gdd1和第二栅极延迟数据gdd2来稳定地确定所有其余栅极线g2至gn的负载。
151.图10是示出包括在数据驱动器300中的多个数据集成电路340'中的一个的框图。
152.参照图10，多个源输出使能信号soe1至soen可分别被供给到控制锁存器343'的多个经划分的区域343a至343n。在实施方式中，第一源输出使能信号soe1可供给到控制锁存器343'的第一区域343a，并且第n源输出使能信号soen可供给到控制锁存器343'的第n区域343n。
153.当多个源输出使能信号soe1至soen被供给时，控制锁存器343'将存储在其中的第一并行数据da1至第k并行数据dak供给到dac 344。也即，控制锁存器343'的第一并行数据da1至第k并行数据dak的输出时序由多个源输出使能信号soe1至soen控制。
154.基于多个数据线d1至dm的负载和多个栅极线g1至gn的负载来控制多个源输出使能信号soe1至soen的输出时序。
155.因此，时序控制器400可对于至少一个水平线中的每个(即，每一个像素行)和对于至少一个垂直线中的每个(即，每一个像素列)供给具有彼此不同的时序的多个源输出使能信号soe1至soen。
156.图11a至图11c是示出根据本公开的其它替代性实施方式的显示装置10的图。
157.在图11a至图11c中，相同或相似的元件已用与以上用于描述图1中所示的实施方式的相同的附图标记来标记，并且为了描述的便利，其任何重复的详细描述将在下文中省略或简化。
158.参照图11a，在实施方式中，数据驱动器300可包括第一数据驱动器300a和第二数据驱动器300b。
159.第一数据驱动器300a可设置在显示面板100的一侧处，并且第二数据驱动器300b可设置在显示面板100的相对侧处。在实施方式中，第一数据驱动器300a可设置在显示面板100的上侧处，并且第二数据驱动器300b可设置在显示面板100的下侧处。
160.虚拟数据单元310可设置在第一数据驱动器300a中，并且感测单元320可设置在第二数据驱动器300b中。然而，本公开不限于此。在替代性实施方式中，虚拟数据单元310可设置在第二数据驱动器300b中，并且感测单元320可设置在第一数据驱动器300a中。
161.布置在第二数据驱动器300b中的感测单元320可通过接收从布置在第一数据驱动器300a中的虚拟数据单元310供给的信号来确定数据线(例如，第一数据线d1)的负载。
162.参照图11b，在替代性实施方式中，数据驱动器300可设置在显示面板100的一侧处，并且感测单元520可设置在显示面板100的相对侧处。在实施方式中，数据驱动器300可设置在显示面板100的上侧处，并且感测单元520可设置在显示面板100的下侧处。
163.虚拟数据单元310可设置在数据驱动器300中。感测单元520可单独地设置有电连接到第一数据线d1的连接线cl。感测单元520可通过接收从虚拟数据单元310供给的信号来确定数据线(例如，第一数据线d1)的负载。
164.参照图11c，在另一替代性实施方式中，虚拟数据单元310可布置在数据驱动器300中，并且感测单元220可布置在栅极驱动器200中。虚拟数据单元310可电连接到第一数据线d1的一侧，并且第一数据线d1的另一侧可电连接到连接线cl。
165.连接线cl可电连接到感测单元220，并且可在感测单元220与连接线cl之间设置或连接有开关元件sw。当开关元件sw导通时，感测单元220可供给被供给到第一数据线d1的信号。感测单元220可通过接收从虚拟数据单元310供给的信号来确定数据线(例如，第一数据线d1)的负载。
166.参照图11a至图11c，在实施方式中，虚拟数据单元310可单独地设置在第一数据驱动器300a或数据驱动器300中，但是本公开不限于此。在替代性实施方式中，虚拟数据单元310可配置为图5中所示的数据集成电路340或图10中所示的数据集成电路340'中的一部分，或者可由图5中所示的数据集成电路340或图10中所示的数据集成电路340'中的一部分限定。由感测单元320或520接收的信号可为从第一数据驱动器300a或数据驱动器300供给的多个数据信号之中的一个数据信号ds。
167.图12是示出根据本公开的实施方式的时序控制器400的框图。
168.时序控制器400的实施方式可包括源输出使能信号控制器451(在下文中，称为“soe控制器”)、过驱动控制器453和放大器偏置控制器455。
169.soe控制器451可基于如前所述的数据延迟值ddv来控制源输出使能信号soe的输出时序。
170.当数据信号被供给时，过驱动控制器453可通过比较先前数据和当前数据来供给过驱动电压。过驱动控制器453可被附加地供给数据延迟值ddv，并且附加地控制过驱动电压，以使得与数据延迟值ddv对应的多个数据线d1至dm和/或多个栅极线g1至gn的负载被补偿。
171.在实施方式中，过驱动控制器453可供给与具有最大数据延迟值ddv的第一电平值
对应的高过驱动电压，并且供给与具有最小数据延迟值ddv的第二电平值对应的低过驱动电压。
172.放大器偏置控制器455可生成偏置电流。由放大器偏置控制器455生成的偏置电流被供给到图5或图10中所示的缓冲器345。在实施方式中，缓冲器(即，放大器)345被包括在数据集成电路340和数据集成电路340'中的每个的信道中，并且放大器偏置控制器455控制到每个缓冲器345的偏置电流。放大器345可与偏置电流对应地供给具有不同压摆率的数据。
173.放大器偏置控制器455可被附加地供给数据延迟值ddv，并且供给偏置电流，以使得多个数据线d1至dm和/或多个栅极线g1至gn的负载基于数据延迟值ddv来被补偿。在实施方式中，放大器偏置控制器455可与具有最大数据延迟值ddv的第一电平值对应地供给具有高值的偏置电流，并且与具有最小数据延迟值ddv的第二电平值对应地供给具有低值的偏置电流。
174.在本发明的实施方式中，显示装置基于关于负载的数据来控制供给到数据线的数据信号的供给时序，以使得可确保像素电压的充电时间。因此，在这种实施方式中，可改善像素的充电率，并且可改善显示装置中显示的图像的品质。
175.本发明不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将是彻底的和完整的，并且将向本领域技术人员全面地传达本发明的构思。
176.虽然已参照本发明的实施方式对本发明进行了特定示出和描述，但是本领域普通技术人员将理解的是，在不背离如随附权利要求书所限定的本发明的范围或精神的情况下可在形式和细节上进行各种改变。