1.本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板。


背景技术：

2.相关技术中，像素驱动电路中的部分晶体管存在漏电情况，晶体管的漏电会导致发光单元的发光亮度发生波动，从而导致显示面板的闪烁现象。
3.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

4.根据本公开的一个方面，提供一种像素驱动电路，所述像素驱动电路包括：驱动电路、存储电路、第一控制电路、第一复位电路，驱动电路连接第一节点、第二节点、第三节点，用于根据所述第一节点的电压通过所述第三节点向所述第二节点输入驱动电流，所述第三节点连接第一电源端；存储电路连接于所述第一节点和第四节点之间；第一控制电路连接所述第四节点、第一电源端、第一栅极驱动信号端，用于响应所述第一栅极驱动信号端的信号将所述第一电源端的信号传输到所述第四节点；第一复位电路连接所述第四节点、初始信号端、第一复位信号端，用于响应所述第一复位信号端的信号将所述初始信号端的信号传输到所述第四节点。
5.本公开一种示例性实施例中，所述像素驱动电路用于驱动发光单元发光，所述像素驱动电路还包括：第二控制电路、第三控制电路、数据写入电路、补偿电路、第二复位电路，第二控制电路连接所述第三节点、第一电源端、使能信号端，用于响应所述使能信号端的信号以连接所述第一电源端和所述第三节点；第三控制电路连接所述第二节点、发光单元的第一电极、使能信号端，用于响应所述使能信号端的信号以连接所述第二节点和所述发光单元的第一电极；数据写入电路连接所述第三节点、数据信号端、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号将所述数据信号端的信号传输到所述第三节点；补偿电路连接所述第一节点、第二节点、第二栅极驱动信号端，用于响应所述第二栅极驱动信号端的信号以连接所述第一节点和第二节点；第二复位电路连接所述发光单元的第一电极，初始信号端、第二复位信号端，用于响应所述第二复位信号端的信号将所述初始信号端的信号传输到所述发光单元的第一电极。
6.本公开一种示例性实施例中，所述第二复位信号端共用所述第二栅极驱动信号端。
7.本公开一种示例性实施例中，所述驱动电路包括：驱动晶体管，驱动晶体管的第一极连接所述第三节点，第二极连接所述第二节点，栅极连接所述第一节点；所述存储电路包括：电容，电容连接于所述第一节点和所述第四节点之间；所述第一复位电路包括：第一晶体管，第一晶体管的第一极连接所述初始信号端，第二极连接所述第四节点，栅极连接所述第一复位信号端；所述第一控制电路包括：第八晶体管，第八晶体管的第一极连接所述第一
电源端，第二极连接所述第四节点，栅极连接所述第一栅极驱动信号端。
8.本公开一种示例性实施例中，所述第二控制电路包括：第五晶体管，第五晶体管的第一极连接所述第一电源端，第二极连接所述第三节点，栅极连接所述使能信号端；所述第三控制电路包括：第六晶体管，第六晶体管的第一极连接所述第二节点，第二极连接所述发光单元的第一电极，栅极连接所述使能信号端；所述数据写入电路包括：第四晶体管，第四晶体管的第一极连接所述第三节点，第二极连接所述数据信号端，栅极连接所述第二栅极驱动信号端；所述补偿电路包括：第二晶体管，第二晶体管的第一极连接所述第一节点，第二极连接所述第二节点，栅极连接所述第二栅极驱动信号端；所述第二复位电路包括：第七晶体管，第七晶体管的第一极连接所述发光单元的第一电极，第二极连接所述初始信号端，栅极连接所述第二复位信号端。
9.本公开一种示例性实施例中，所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管均为p型晶体管。
10.本公开一种示例性实施例中，所述第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管均为p型晶体管，所述第一晶体管为n型晶体管。
11.本公开一种示例性实施例中，当所述第一复位电路和所述第一控制电路的导通信号极性相同时，所述第一复位信号端的信号和所述第一栅极驱动信号端的信号极性相反；当所述第一复位电路和所述第一控制电路的导通信号极性相反时，所述第一复位信号端的信号和所述第一栅极驱动信号端的信号极性相同。
12.根据本公开的一个方面，提供一种像素驱动电路驱动方法，用于驱动上述的像素驱动电路，所述驱动方法包括：
13.在复位阶段，向所述第一复位电路输入导通信号，向所述第一控制电路输入关断信号；
14.在数写入阶段，向所述第一复位电路输入关断信号，向所述第一控制电路输入导通信号；
15.在发光阶段，向所述第一复位电路输入关断信号，向所述第一控制电路输入导通信号。
16.根据本公开的一个方面，提供一种显示面板，该显示面板包括上述的像素驱动电路。
17.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
18.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为相关技术中像素驱动电路的电路结构示意图；
20.图2为图1中像素驱动电路一种驱动方法中各节点的时序图；
21.图3为图1所示像素驱动电路在发光阶段理想状态下的电流路径图；
22.图4为图1所示像素驱动电路在发光阶段实际的电流路径图；
23.图5为图1中发光单元发光亮度的变化图；
24.图6为本公开像素驱动电路一种示例性实施例的结构示意图；
25.图7为本公开像素驱动电路另一种示例性实施例的结构示意图；
26.图8为图7所示像素驱动电路一种驱动方法中各节点的时序图；
27.图9为本公开像素驱动电路另一种示例性实施例的结构示意图；
28.图10为图9所示像素驱动电路一种驱动方法中各节点的时序图。
具体实施方式
29.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
30.用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
31.如图1所示，为相关技术中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管t1、第二晶体管t2、驱动晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、电容c。其中，第一晶体管t1的第一极连接初始信号端vinit，第二极连接节点n，栅极连接第一复位信号端re1；第二晶体管t2的第二极连接驱动晶体管t3的第二极，第一极连接节点n，栅极连接栅极驱动信号端gate；驱动晶体管t3的栅极连接节点n；第四晶体管t4的第一极连接数据信号端da，第二极连接驱动晶体管t3的第一极，栅极连接栅极驱动信号端gate；第五晶体管t5的第一极连接第一电源端vdd，第二极连接驱动晶体管t3的第一极，栅极连接使能信号端em；第六晶体管t6第一极连接驱动晶体管t3的第二极，栅极连接使能信号端em；第七晶体管t7的第一极连接初始信号端vinit，第二极连接第六晶体管t6的第二极，栅极连接第二复位信号端re2。电容c连接于驱动晶体管t3的栅极和第一电源端vdd之间。该像素驱动电路可以连接一发光单元oled，像素驱动电路可以用于驱动该发光单元oled发光，发光单元oled可以连接于第六晶体管t6的第二极和第二电源端vss之间。其中，驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管可以为p型晶体管。p型晶体管具有较高的载流子迁移速率，从而可以实现较高刷新频率的显示面板。
32.如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，gate表示栅极驱动信号端gate的时序，re1表示第一复位信号端re1的时序，re2表示第二复位信号端re2的时序，em表示使能信号端em的时序，da表示数据信号端da的时序。其中，第二复位信号端re2和栅极驱动信号端gate的时序相同。该像素驱动电路的驱动方法可以包括复位阶段t1、数据写入阶段t2、发光阶段t3。在复位阶段t1，第一复位信号端re1输出低电平信号，第一晶体管t1导通，初始信号端vinit向节点n输入初始信号。在数据写入阶段t2，栅极驱动信号端gate、第二复位信号端re2输出低电平信号，第四晶体管t4、第二晶体管t2导通，数据信号端da输出数据信号以向节点n写入电压vdata+vth，其中，vdata为数据信号的电压，vth
为驱动晶体管t3的阈值电压；同时第七晶体管t7导通，初始信号端向第六晶体管t6的第二极输入初始信号。发光阶段t3，使能信号端em输出低电平信号，第六晶体管t6、第五晶体管t5导通，驱动晶体管t3在电容c存储的电压vdata+vth作用下向发光单元oled输出驱动电流。
33.如图3所示，为图1所示像素驱动电路在发光阶段理想状态下的电流路径图，其中，带箭头的虚线表示电流的传输方向。在理想状态下的发光阶段，第一电源端vdd通过第五晶体管t5、驱动晶体管t3、第六晶体管t6向发光单元oled输入驱动电流。然而，由于p型晶体管的材料特性，p型晶体管的漏电流较大，如图4所示，为图1所示像素驱动电路在发光阶段实际的电流路径图，第一电源端vdd不仅会通过第五晶体管t5、驱动晶体管t3、第六晶体管t6向发光单元oled输入驱动电流，第一电源端vdd还会通过第二晶体管t2、第一晶体管t1向初始信号端vinit漏电。如图5所示，为图1中发光单元发光亮度的变化图。其中，横坐标t表示时间，纵坐标l表示亮度。如图5所示，由于图4所示的漏电现象，在一帧周期t中，流入发光单元的电流会发生衰减，从而造成发光单元的起始亮度和最终亮度会相差h。随着屏幕的不断刷新会产生不同帧画面间亮度的强弱“跳变”，从而形成了我们眼见的屏幕闪烁现象。
34.基于此，本示例性实施例提供一种像素驱动电路，如图6所示，为本公开像素驱动电路一种示例性实施例的结构示意图。所述像素驱动电路包括：驱动电路1、存储电路2、第一控制电路31、第一复位电路41，驱动电路1连接第一节点n1、第二节点n2、第三节点n3，用于根据所述第一节点n1的电压通过所述第三节点n3向所述第二节点n2输入驱动电流，所述第三节点n3连接第一电源端vdd；存储电路2连接于所述第一节点n1和第四节点n4之间；第一控制电路31连接所述第四节点n4、第一电源端vdd、第一栅极驱动信号端gate1，用于响应所述第一栅极驱动信号端gate1的信号将所述第一电源端vdd的信号传输到所述第四节点n4；第一复位电路41连接所述第四节点n4、初始信号端vinit、第一复位信号端re1，用于响应所述第一复位信号端re1的信号将所述初始信号端vinit的信号传输到所述第四节点n4。
35.本示例性实施例中，驱动电路1可以包括驱动晶体管t3，第一复位电路41可以包括第一晶体管t1，第一控制电路31可以包括第八晶体管t8，存储电路2可以包括电容c。该像素驱动电路的驱动方法可以包括三个阶段：复位阶段、数据写入阶段、发光阶段。在复位阶段，第一复位电路41可以响应于第一复位信号端re1的信号将初始信号端vinit的信号传输到第四节点n4，以对电容c进行复位，同时第一控制电路31响应第一栅极驱动信号端gate1的信号以断开第四节点n4和第一电源端vdd；在数据写入阶段，向第一节点n1写入电压vdata+vth，其中，vdata为数据信号的电压，vth为驱动电路的阈值电压，同时，第一控制电路31导通第四节点n4和第一电源端vdd，第一复位电路41断开初始信号端vinit和第四节点；在发光阶段，第一控制电路31导通第四节点n4和第一电源端vdd，第一复位电路41断开初始信号端vinit和第四节点n4，驱动电路1根据所述第一节点n1的电压通过第一电源端vdd向所述第二节点n2输入驱动电流。
36.本示例性实施例中，在发光阶段，第一节点n1的电压为vdata+vth，第四节点n4的电压为vdd，vdd为第一电源端vdd的电压。由于驱动晶体管t3可以为p型晶体管，相应的驱动电路1的阈值电压vth小于0v。此外，本示例性实施例中，数据信号端da输出数据信号的电压可以小于vdd，例如，数据信号端da输出数据信号的电压可以大于0且小于vdd。因此，本示例性实施例提供的像素驱动电路在发光阶段，第一节点n1的电压小于第四节点n4的电压，从
而流经第一节点n1的电流无法向第四节点n4漏电，即该像素驱动电路可以解决上述显示面板闪烁的技术问题。
37.需要说明的是，本示例性实施例提供的像素驱动电路既可以为内部补偿电路，也可以为外部补偿电路。第三节点n3连接第一电源端vdd，可以理解为，第三节点n3与第一电源端vdd直接连接或间接连接。第一晶体管t1既可以为p型晶体管也可以为n型晶体管。当第一晶体管t1为n型晶体管时，由于n型晶体管具有较小的漏电流，该像素驱动电路可以避免由于第一电源端vdd电压波动或者数据信号电压范围设置异常时，第一节点n1向第四节点n4漏电。
38.以下本示例性实施例提供一种像素驱动电路为内部补偿电路时的结构示意图。如图7所示，为本公开像素驱动电路另一种示例性实施例的结构示意图。所述像素驱动电路可以用于驱动发光单元oled发光，所述像素驱动电路还包括：第二控制电路32、第三控制电路33、数据写入电路5、补偿电路6、第二复位电路42。第二控制电路32连接所述第三节点n3、第一电源端vdd、使能信号端em，用于响应所述使能信号端em的信号以连接所述第一电源端vdd和所述第三节点n3；第三控制电路33连接所述第二节点n2、发光单元oled的第一电极、使能信号端em，用于响应所述使能信号端em的信号以连接所述第二节点n2和所述发光单元oled的第一电极；数据写入电路5连接所述第三节点n3、数据信号端da、第二栅极驱动信号端gate2，用于响应所述第二栅极驱动信号端gate2的信号将所述数据信号端da的信号传输到所述第三节点n3；补偿电路6连接所述第一节点n1、第二节点n2、第二栅极驱动信号端gate2，用于响应所述第二栅极驱动信号端gate2的信号以连接所述第一节点n1和第二节点n2；第二复位电路42连接所述发光单元oled的第一电极，初始信号端vinit、第二复位信号端re2，用于响应所述第二复位信号端re2的信号将所述初始信号端vinit的信号传输到所述发光单元oled的第一电极。
39.本示例性实施例中，如图7所示，所述驱动电路1可以包括：驱动晶体管t3，驱动晶体管t3的第一极连接所述第三节点n3，第二极连接所述第二节点n2，栅极连接所述第一节点n1；所述存储电路2可以包括：电容，电容连接于所述第一节点n1和所述第四节点n4之间；所述第一复位电路41可以包括：第一晶体管t1，第一晶体管t1的第一极连接所述初始信号端vinit，第二极连接所述第四节点n4，栅极连接所述第一复位信号端re1；所述第一控制电路31可以包括：第八晶体管t8，第八晶体管t8的第一极连接所述第一电源端vdd，第二极连接所述第四节点n4，栅极连接所述第一栅极驱动信号端gate1；所述第二控制电路32可以包括：第五晶体管t5，第五晶体管t5的第一极连接所述第一电源端vdd，第二极连接所述第三节点n3，栅极连接所述使能信号端em；所述第三控制电路33可以包括：第六晶体管t6，第六晶体管t6的第一极连接所述第二节点n2，第二极连接所述发光单元oled的第一电极，栅极连接所述使能信号端em；所述数据写入电路5可以包括：第四晶体管t4，第四晶体管t4的第一极连接所述第三节点n3，第二极连接所述数据信号端da，栅极连接所述第二栅极驱动信号端gate2；所述补偿电路6可以包括：第二晶体管t2，第二晶体管t2的第一极连接所述第一节点n1，第二极连接所述第二节点n2，栅极连接所述第二栅极驱动信号端gate2；所述第二复位电路42可以包括：第七晶体管t7，第七晶体管t7的第一极连接所述发光单元oled的第一电极，第二极连接所述初始信号端vinit，栅极连接所述第二复位信号端re2。
40.本示例性实施例中，所述第一晶体管t1、第二晶体管t2、驱动晶体管t3、第四晶体
管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8均为p型晶体管。例如，第一晶体管t1、第二晶体管t2、驱动晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8可以均为p型的低温多晶体硅晶体管。
41.应该理解的是，驱动电路1、存储电路2、第一复位电路41、第一控制电路31、第二控制电路32、第三控制电路33、数据写入电路5、补偿电路6、第二复位电路42还可以为其他结构。例如，驱动电路1可以包括多个并联的驱动晶体管。
42.如图8所示，为图7所示像素驱动电路一种驱动方法中各节点的时序图。gate1表示第一栅极驱动信号端的时序，re1表示第一复位信号端re1的时序，re2表示第二复位信号端re2的时序，em表示使能信号端em的时序，da表示数据信号端da的时序，gate2表示第二栅极驱动信号端的时序。其中，gate2和re2的时序可以相同，即第二复位信号端re2可以共用第二栅极驱动信号端gate2。应该理解的是，在其他示例性实施例中，第二复位信号端re2还可以共用第一复位信号端re1的信号。
43.该像素驱动电路驱动方法可以包括三个阶段：复位阶段t1、数据写入阶段t2、发光阶段t3。在复位阶段t1，第一复位信号端re1输出低电平信号，第一晶体管t1导通，初始信号端vinit对电容c进行复位。在数据写入阶段t2，第一栅极驱动信号端gate1、第二栅极驱动信号端gate2、第二复位信号端re2输出低电平信号，第八晶体管t8、第二晶体管t2、第四晶体管t4导通，数据信号端da输出数据信号以向第一节点n1写入电压vdata+vth，其中，vdata为数据信号的电压，vth为驱动晶体管t3的阈值电压；同时第七晶体管t7导通，初始信号端向发光单元第一电极输入初始信号。在发光阶段t3，使能信号端em输出低电平信号，第六晶体管t6、第五晶体管t5导通，驱动晶体管t3在电容c存储的电压vdata+vth作用下向发光单元oled输出驱动电流。
44.本示例性实施例中，在发光阶段，第一节点n1的电压为vdata+vth，第四节点n4的电压为vdd，vdd为第一电源端vdd的电压。同时，由于驱动晶体管t3可以为p型晶体管，驱动晶体管t3的阈值电压vth小于0v。此外，本示例性实施例中，数据信号端da输出数据信号的电压可以小于vdd，例如，数据信号端da输出数据信号的电压可以大于0且小于vdd。因此，本示例性实施例提供的像素驱动电路在发光阶段，第一节点n1的电压小于第四节点n4的电压，从而第一电源端vdd通过第二晶体管t2流经第一节点n1的电流无法向第四节点n4漏电，即该像素驱动电路可以解决上述显示面板闪烁的技术问题。
45.如图9所示，为本公开像素驱动电路另一种示例性实施例的结构示意图。与图7所示像素驱动电路不同的是，图9所示像素驱动电路中的第一晶体管t1为n型晶体管，例如，第一晶体管t1可以为n型的金属氧化物晶体管。由于n型晶体管具有较小的漏电流，当第一晶体管t1为n型晶体管时，该像素驱动电路可以避免由于第一电源端vdd电压波动或者数据信号电压范围设置异常时，第一节点n1向第四节点n4漏电。
46.如图10所示，为图9所示像素驱动电路一种驱动方法中各节点的时序图。gate1表示第一栅极驱动信号端的时序，re1表示第一复位信号端re1的时序，re2表示第二复位信号端re2的时序，em表示使能信号端em的时序，da表示数据信号端da的时序，gate2表示第二栅极驱动信号端的时序。其中，gate2和re2的时序可以相同，即第二复位信号端re2可以共用第二栅极驱动信号端gate2。
47.该像素驱动电路驱动方法同样可以包括三个阶段：复位阶段t1、数据写入阶段t2、
发光阶段t3。在复位阶段t1，第一复位信号端re1输出高电平信号，第一晶体管t1导通，初始信号端vinit对电容c进行复位。在数据写入阶段t2，第一栅极驱动信号端gate1、第二栅极驱动信号端gate2、第二复位信号端re2输出低电平信号，第八晶体管t8、第二晶体管t2、第四晶体管t4导通，数据信号端da输出数据信号以向第一节点n1写入电压vdata+vth，其中，vdata为数据信号的电压，vth为驱动晶体管t3的阈值电压；同时第七晶体管t7导通，初始信号端向发光单元第一电极输入初始信号。在发光阶段t3，使能信号端em输出低电平信号，第六晶体管t6、第五晶体管t5导通，驱动晶体管t3在电容c存储的电压vdata+vth作用下向发光单元oled输出驱动电流。
48.本示例性实施例还提供一种像素驱动电路驱动方法，用于驱动上述的像素驱动电路，所述驱动方法包括：
49.在复位阶段，向所述第一复位电路输入导通信号，向所述第一控制电路输入关断信号；
50.在数写入阶段，向所述第一复位电路输入关断信号，向所述第一控制电路输入导通信号；
51.在发光阶段，向所述第一复位电路输入关断信号，向所述第一控制电路输入导通信号。
52.该像素驱动电路驱动方法在上述内容中已经作出详细说明，此处不再赘述。
53.本示例性实施例还提供一种显示面板，该显示面板包括上述的像素驱动电路。该显示面板可以用于手机、平板电脑、电视等显示装置。
54.本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
55.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。