发光控制信号生成电路及oled显示面板
技术领域
1.本发明涉及显示技术领域，尤其涉及一种发光控制信号生成电路及oled显示面板。


背景技术：

2.oled(有机电致发光二极管)显示面板是一种自发光的显示面板，oled是电流发光器件，其发光强度与通过的电流大小成正比。
3.图1所示为oled显示面板的一种示例性的4t1c像素补偿电路，该像素补偿电路通过扫描信号scan、初始化信号vini、发光控制信号em的配合，分别控制开关管t30、t10和t40的导通和截止，从而使驱动管t2根据初始化信号vini、数据信号data、电源正极信号vdd和电源负极信号vss的大小，控制流经有机发光二极管oled的电流，从而使有机发光二极管oled实现不同亮度的发光，同时，还通过存储电容c对驱动管t20的阈值电压vth进行侦测和补偿，从而使流经oled的电流与驱动管t20的阈值电压vth无关。而若要完成oled显示面板的内部补偿，则如图2所示，需要向图1所示的像素补偿电路提供正向脉冲信号和负向脉冲信号两种脉冲信号，其中，需要向扫描信号scan和初始化信号vini提供正向脉冲信号，需要向发光控制信号em提供负向脉冲信号，即需要在发光控制信号em为低电平，开关管t40关闭，有机发光二极管oled不发光时，该像素补偿电路完成初始化过程或数据信号写入等过程，从而完成内部补偿过程。
4.由于goa电路的级传特性，当goa电路扫描对应的像素行时，goa输出的扫描信号的电位为高电平，其他时间输出扫描信号的电位均为0，即无法产生持续高电平下的负向短脉冲，或者，需要采用p型薄膜晶体管制备的goa电路才能实现，较为局限，适用性较差。
5.因此，目前亟需一种发光控制信号生成电路，以产生oled显示面板内部补偿所需的负向脉冲信号，用于提供给发光控制信号em使用。


技术实现要素：

6.为了解决上述问题，本发明实施例提供一种发光控制信号生成电路及oled显示面板。
7.第一方面，本发明实施例提供一种发光控制信号生成电路，包括多个级联的发光控制信号生成单元，每个所述发光控制信号生成单元包括上拉控制模块、上拉模块、下拉控制模块、第一节点控制模块、第二节点控制模块和下拉模块；
8.所述上拉控制模块连接第n+2m级栅极驱动信号输出端、恒压高电位端和第一节点，用于在第n+2m级栅极驱动信号输出端的控制下，通过恒压高电位端提高所述第一节点的电位；其中，m为自然数，n为大于1的正整数；
9.所述上拉模块连接所述第一节点、所述恒压高电位端和发光信号输出端，用于在所述第一节点的控制下，通过所述恒压高电位端输出发光控制信号；
10.所述下拉控制模块连接第n+2m-1级栅极驱动信号输出端和第二节点，用于在所述
第n+2m-1级栅极驱动信号输出端的控制下，提高所述第二节点的电位；
11.所述第一节点控制模块连接所述第二节点、所述第一节点和恒压低电位端，用于在所述第二节点的控制下，通过所述恒压低电位拉低所述第一节点的电位；
12.所述第二节点控制模块连接所述第一节点、所述第二节点和所述恒压低电位，用于在所述第一节点的控制下，通过所述恒压低电位拉低所述第二节点的电位；
13.所述下拉模块连接所述第二节点、所述发光控制信号输出端和所述恒压低电位，用于在所述第二节点的控制下，通过所述恒压低电位拉低所述发光控制信号。
14.在一些实施例中，所述下拉控制模块包括多个并联的第一薄膜晶体管，多个所述第一薄膜晶体管的栅极和漏极共同依次连接第n+2m-1级栅极驱动信号输出端，多个所述第一薄膜晶体管的漏极均连接所述第二节点。
15.在一些实施例中，所述上拉控制模块包括多个并联的第二薄膜晶体管，多个所述第二薄膜晶体管的栅极依次连接第n+2m级栅极驱动信号输出端，多个所述第二薄膜晶体管的栅极源极均连接恒压高电位端，多个所述第二薄膜晶体管的漏极均连接所述第一节点。
16.在一些实施例中，所述上拉模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第一节点，所述第三薄膜晶体管的源极连接所述恒压高电位端，所述第三薄膜晶体管的漏极连接所述发光控制信号输出端。
17.在一些实施例中，所述第一节点控制模块包括第五薄膜晶体管和第六薄膜晶体管，所述第五薄膜晶体管的栅极和所述第六薄膜晶体管的栅极连接所述第二节点，所述第五薄膜晶体管的源极连接所述第一节点，所述第五薄膜晶体管的漏极和所述第六薄膜晶体管的漏极连接第三节点，所述第六薄膜晶体管的漏极连接所述恒压低电位端。
18.在一些实施例中，所述第二节点控制模块包括第八薄膜晶体管，所述第八薄膜晶体管的栅极连接所述第一节点，所述第八薄膜晶体管的源极连接所述恒压低电位端，所述第八薄膜晶体管的漏极连接所述第二节点。
19.在一些实施例中，所述下拉模块包括第四薄膜晶体管，所述第四薄膜晶体管的栅极连接所述第二节点，所述第四薄膜晶体管的源极连接所述恒压低电位端，所述第四薄膜晶体管的漏极连接所述发光控制信号输出端。
20.在一些实施例中，该发光控制信号生成电路还包括自举电容，所述自举电容的第一端连接所述第一节点，所述自举电容的第二端连接所述发光控制信号输出端。
21.在一些实施例中，该发光控制信号生成电路还包括防漏电模块，所述防漏电模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极连接所述第一节点，所述第七薄膜晶体管的源极连接所述恒压高电位端，所述第七薄膜晶体管的漏极连接所述第三节点。
22.第二方面，本发明实施例还提供一种oled显示面板，包括如上所述的发光控制信号生成电路。
23.本发明实施例提供的发光控制信号生成电路及显示面板，该发光控制信号生成电路先通过下拉控制模块利用第二节点控制下拉模块将发光控制信号拉低，从而使发光控制信号处于下降沿，此时第二节点通过第一节点控制模块将第一节点拉低；再通过上拉控制模块利用第一节点控制上拉模块将发光控制信号拉高，从而使发光控制信号处于上升沿，此时第一节点通过第二节点控制模块将第二节点拉低，如此多次循环能生成负向脉冲输出，从而提供给oled显示面板的像素补偿电路作为发光控制信号使用，以使得oled显示面
板能顺利完成内部补偿过程。
附图说明
24.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
25.图1为现有技术中oled显示面板的一种像素补偿电路的结构示意图；
26.图2为图1所示的像素补偿电路的信号时序图；
27.图3为本发明实施例提供的发光控制信号生成电路的总体结构示意图；
28.图4为本发明实施例提供的发光控制信号生成电路的另一种总体结构示意图
29.图5(a)为本发明实施例提供的发光控制信号生成电路的具体结构示意图；
30.图5(b)为图5(a)所示的发光控制信号生成电路的信号时序图；
31.图6(a)为本发明实施例提供的发光控制信号生成电路的一种示例性的具体结构示意图；
32.图6(b)为图6(a)所示的发光控制信号生成电路的信号时序图；
33.图7(a)为本发明实施例提供的发光控制信号生成电路的另一种示例性的具体结构示意图；
34.图7(b)为图7(a)所示的发光控制信号生成电路的信号时序图；
35.图8(a)为本发明实施例提供的显示面板的结构示意图；
36.图8(b)为本发明实施例提供的显示面板的另一种结构示意图。
具体实施方式
37.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.如图3所示，本发明实施例提供一种发光控制信号生成电路，包括多个级联的发光控制信号生成单元，每个发光控制信号生成单元包括上拉控制模块100、上拉模块200、下拉控制模块300、第一节点控制模块400、第二节点控制模块500和下拉模块600，其中：
39.上拉控制模块100连接第n+2m级栅极驱动信号g(n+2m)输出端、恒压高电位端vgh和第一节点q，用于在第n+2m级栅极驱动信号g(n+2m)输出端的控制下，通过恒压高电位端vgh提高第一节点q的电位；其中，m为自然数，n为大于1的正整数；即，m可以由0开始取值，m为0、1、2
……
；n可以由2开始取值，n为2、3、4
……
。
40.上拉模块200连接第一节点q、恒压高电位端vgh和发光信号em输出端，用于在第一节点q的控制下，通过恒压高电位端vgh输出发光控制信号em；
41.下拉控制模块300连接第n+2m-1级栅极驱动信号g(n+2m-1)输出端和第二节点p，用于在第n+2m-1级栅极驱动信号g(n+2m-1)输出端的控制下，提高第二节点p的电位；
42.第一节点控制模块400连接第二节点p、第一节点q和恒压低电位端vss，用于在第二节点p的控制下，通过恒压低电位vss拉低第一节点q的电位；
43.第二节点控制模块500连接第一节点q、第二节点p和恒压低电位vss，用于在第一
节点q的控制下，通过恒压低电位vss拉低第二节点p的电位；
44.下拉模块600连接第二节点p、发光控制信号em输出端和恒压低电位vss，用于在第二节点p的控制下，通过恒压低电位vss拉低发光控制信号em。
45.本发明实施例提供的发光控制信号生成电路，先通过下拉控制模块300利用第二节点p控制下拉模块600将发光控制信号em拉低，从而使发光控制信号em处于下降沿，此时第二节点p还通过第一节点控制模块400将第一节点q拉低；再通过上拉控制模块100利用第一节点q控制上拉模块200将发光控制信号em拉高，从而使发光控制信号em处于上升沿，此时第一节点q还通过第二节点控制模块500将第二节点p拉低，如此多次循环能生成负向脉冲输出，从而提供给oled显示面板的像素补偿电路作为发光控制信号em使用，以使得oled显示面板能顺利完成内部补偿过程。
46.需要说明的是，本发明实施例提供的发光控制信号生成电路可以采用n型薄膜晶体管制备，适用性较广。
47.如图5(a)所示，下拉控制模块300包括多个并联的第一薄膜晶体管t1，多个第一薄膜晶体管t1的栅极和漏极共同依次连接第n+2m-1级栅极驱动信号g(n+2m-1)输出端，多个第一薄膜晶体管t1的漏极均连接第二节点p。其中，多个第一薄膜晶体管t1为t11、t12、
……
t1(n+2m-1)。
48.上拉控制模块100包括多个并联的第二薄膜晶体管t2，多个第二薄膜晶体管t2的栅极依次连接第n+2m级栅极驱动信号g(n+2m)输出端，多个第二薄膜晶体管t2的栅极源极均连接恒压高电位vgh输出端，多个第二薄膜晶体管t2的漏极均连接第一节点q。其中，多个第一薄膜晶体管t1为t21、t22、
……
t2(n+2m)。
49.请继续参阅图5(a)，上拉模块200包括第三薄膜晶体管t3，第三薄膜晶体管t3的栅极连接第一节点q，第三薄膜晶体管t3的源极连接恒压高电位vgh输出端，第三薄膜晶体管t3的漏极连接发光控制信号输出端。
50.第一节点控制模块400包括第五薄膜晶体管t5和第六薄膜晶体管t6，第五薄膜晶体管t5的栅极和第六薄膜晶体管t6的栅极连接第二节点p，第五薄膜晶体管t5的源极连接第一节点q，第五薄膜晶体管t5的漏极和第六薄膜晶体管t6的漏极连接第三节点n，第六薄膜晶体管t6的漏极连接恒压低电位端vss。
51.第二节点控制模块500包括第八薄膜晶体管，第八薄膜晶体管的栅极连接第一节点q，第八薄膜晶体管的源极连接恒压低电位端vss，第八薄膜晶体管的漏极连接第二节点p。
52.下拉模块600包括第四薄膜晶体管t4，第四薄膜晶体管t4的栅极连接第二节点p，第四薄膜晶体管t4的源极连接恒压低电位端vss，第四薄膜晶体管t4的漏极连接发光控制信号输出端。
53.具体地，结合图5(a)和图5(b)所示，该发光控制信号生成电路的工作流程为：
54.首先，当第n-1级栅极驱动信号g(n-1)为高电平时，可以利用t11将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成下降沿，此时p还通过t5和t6将第一节点q拉低。
55.然后，当第n级栅极驱动信号g(n)为高电平时，可以利用t21将第一节点q点拉高，从而通过t5将发光控制信号em拉高，使发光控制信号em形成第一个上升沿，此时第一节点q
还利用t8将p拉低。
56.接下来，当第n+1级栅极驱动信号g(n+1)为高电平时，可以利用t12将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成第一个下降沿，此时p还通过t5和t6将第一节点q拉低。
57.再接下来，当第n+2级栅极驱动信号g(n+2)为高电平时，可以利用t22将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成第二个下降沿，此时p还通过t5和t6将第一节点q拉低。
58.如此多次循环，直至当第n+2m-1级栅极驱动信号g(n+2m-1)为高电平时，可以利用t1(n+2m-1)将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成第n+2m-1个下降沿，此时p还通过t5和t6将第一节点q拉低。
59.以及，当第n+2m级栅极驱动信号g(n+2m)为高电平时，可以利用t1(n+2m)将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成n+2m-1上升沿，此时p还通过t5和t6将第一节点q拉低。
60.本发明实施例通过下拉控制模块300设置多个并联的第一薄膜晶体管t1为t11、t12、
……
t1(n+2m-1)，上拉控制模块100设置多个并联的第二薄膜晶体管t21、t22、
……
t2(n+2m)，利用间隔的栅极驱动信号依次通过第一薄膜晶体管t1拉低发光控制信号em形成发光控制信号em的下降沿，再通过第二薄膜晶体管t2拉高发光控制信号em形成发光控制信号em的下降沿，如此循环多次，能生成多个负向脉冲的输出，作为发光控制信号em使用。
61.需要说明的是，实际上，下拉控制模块300和上拉控制模块100中可以仅分别设置一个第一薄膜晶体管t1和第二薄膜晶体管t2，通过切换接入第一薄膜晶体管t1的栅极驱动信号依次为g(n-1)、g(n+1)
……
g(n+2m-1)，以及接入第二薄膜晶体管t2的栅极驱动信号依次为g(n)、g(n+2)
……
g(n+2m)，从而依次通过g(n-1)下拉em，g(n)上拉em，g(n+1)下拉em，g(n+2)上拉em
……
g(n+2m-1)下拉em，g(n+2m)上拉em，直至形成多个负向脉冲的输出，作为发光控制信号em使用。也就是说，本发明实施例可以仅通过一个栅极驱动信号g(i)，i为1至n+2m，使该发光控制信号生成电路形成n+2m-1个负向脉冲的输出。
62.进一步地，结合图4和图5(a)所示，该发光控制信号生成电路还包括自举电容cst，自举电容cst的第一端连接第一节点q，自举电容cst的第二端连接发光控制信号em输出端。
63.进一步地，结合图4和图5(a)所示，该发光控制信号生成电路还包括防漏电模块700，防漏电模块700包括第七薄膜晶体管t7，第七薄膜晶体管t7的栅极连接第一节点q，第七薄膜晶体管t7的源极连接恒压高电位端vgh，第七薄膜晶体管t7的漏极连接第三节点n。
64.其中，第七薄膜晶体管t7在上拉控制模块100使第一节点q为高电平，第二节点p为低电平，第一节点控制模块400的第五薄膜晶体管t5和第六薄膜晶体管t6截止时，通过恒压高电位端vgh使第一节点q保持高电平，防止第五薄膜晶体管t5和第六薄膜晶体管t6由于漏电流较大导致的异常漏电使第一节点q的电位降低而不稳定，进而影响发光控制信号em的输出，使发光控制信号em形成的上升沿所达到的电位降低。
65.基于上述实施例，图6(a)和图6(b)为以下拉控制模块300由包括两个并联的第一薄膜晶体管t1(即t11和t12)，以及上拉控制模块100包括两个并联的第二薄膜晶体管t2(即t21和t22)为例，该发光控制信号生成电路形成的2个负向脉冲。
66.具体地，首先，当第n-1级栅极驱动信号g(n-1)为高电平时，可以利用t11将p拉高，
从而通过t4将发光控制信号em拉低，使发光控制信号em形成下降沿，此时p还通过t5和t6将第一节点q拉低。
67.然后，当第n级栅极驱动信号g(n)为高电平时，可以利用t21将第一节点q点拉高，从而通过t5将发光控制信号em拉高，使发光控制信号em形成第一个上升沿，此时第一节点q还利用t8将p拉低。
68.接下来，当第n+1级栅极驱动信号g(n+1)为高电平时，可以利用t11将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成第一个下降沿，此时p还通过t5和t6将第一节点q拉低。
69.接下来，当第n-1级栅极驱动信号g(n-1)为高电平时，可以利用t11将p拉高，从而通过t4将发光控制信号em拉低，使发光控制信号em形成第二个下降沿，此时p还通过t5和t6将第一节点q拉低。
70.本发明实施例通过使发光控制信号em经过两次下降再上升的过程，从而形成2个负向脉冲的输出。
71.基于上述实施例，图7(a)和图7(b)为以下拉控制模块300由包括三个并联的第一薄膜晶体管t1，以及上拉控制模块100包括三个并联的第二薄膜晶体管t2为例，该发光控制信号生成电路产生的3个负向脉冲的时序图。该发光控制信号生成电路产生的3个负向脉冲的过程与2个负向脉冲的过程类似，此处不再赘述。
72.基于上述实施例，本发明实施例还提供一种oled显示面板，包括如上所述的发光控制信号生成电路，如图8(a)所示，发光信号控制电路101可以与goa电路102均设置在oled显示面板的两侧，也可以如图8(b)所示，goa电路102设置在oled显示面板相对的两侧，发光信号控制电路101设置在oled显示面板的另外相对的两侧。
73.需要说明的是，发光信号控制电路101的上拉控制模块100的输入信号，即图3或图4中的栅极驱动信号g(n+2m)，或图5中的栅极驱动信号g(n)，可以由goa电路102提供，也可以由另外的芯片单独提供，也就是说，发光信号控制电路101和goa电路102可以是互相关联的电路，也可以是互相独立的电路。其中，当发光信号控制电路101的上拉控制模块100的输入信号由goa电路102提供时，可以将发光信号控制电路101的栅极驱动信号g(n)与goa电路102的下拉节点(图中未示出)连接，当goa电路102输出的栅极驱动信号为高电位时，发光信号控制电路101输出低电位的发光控制信号em；当goa电路102输出的栅极驱动信号为低电位时，发光信号控制电路101输出高电位的发光控制信号em，从而实现多个负向脉冲信号的输出。
74.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
75.以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。